基于VHDL的4PSK調制器設計與仿真
加入技術交流群
目前．數字調制正逐漸取代模擬調制。許多調制都使用多進制數字調制．四進制數字相位調制是利用載波的4種不同相位來表征數字信息調制的．相位調制具有誤碼性能好，節省帶寬。信息傳輸速率高等優點。采用Altera的開發工具MAX+plusII設計調制器便于仿真，它可根據仿真結果分析電路是否正確。提高電路設計的靈活性和準確性。利用VHDL硬件描述語言來描述硬件電路的功能。根據信號連接關系及定時關系的語言能有效表示硬件電路特性。
2 4PSK原理
移相鍵控即受鍵控的載波相位調制是按基帶脈沖改變的一種數字調制方式。其中，四相移相鍵控制(4PSK)的應用廣泛，它是用4種不同相位代表4種不同相位的信息，因此對于輸入的二進制數字序列應該先分組，將每兩個比特編為一組；然后用4種不同的相位對其表征。例如，若輸入的二進制數字信息序列為10110010…，則可將他們分成10，11，00，10，…，然后用4種不同的相位對其表征。該系統設計采用相位選擇法產生4PSK信號，以實現4PSK調制器的設計。其框圖如圖1所示。
3 系統設計與實現
采用相位選擇法實現4PSK調制器，其系統設計框圖如圖2所示。整個系統分為分頻器、m序列產生器、串，并轉換電路、跳變檢測、邏輯選相電路、正弦信號發生器和D／A轉換器等部分。
3．1 序列發生器
序列以其具有隨機特性、預先可確定性、循環特性而廣泛應用于通信領域。該調制系統的輸入是采用4級移位寄存器得到的一串長度為24一1=15的m序列。設4個移位寄存器的輸出排列依次為m(0)，m(1)，m(2)，m(3)，則m序列的反饋邏輯H}為m(O)=m(3)0m(2)。如果根據該反饋邏輯，運行過程中則進入死循環，無法自啟動。需將狀態0000轉換為1000。此時，能自啟動的反饋邏輯為：
m序列的仿真結果如圖3所示。其中CO(ierate為碼元速率；code為m序列。
3．2 串/并轉換器
串／并轉換器可將m序列中的奇數碼與偶數碼分離，變成奇偶分列、時序一致的碼序列。串／并轉換電路由奇數碼和偶數碼兩部分提取電路組成，采用奇數碼提取電路時，奇數碼元延遲一個碼元時間，以達到與偶數碼元同時輸出。為此，奇數碼提取電路由兩級移位寄存器組成，分別是同相時鐘觸發和反相時鐘觸發。然而偶數碼提取電路是一個一級移位寄存器．為了與奇數碼提取電路同步，則采用反向時鐘觸發。因此．通過串／并轉換后的碼元速率變成原來的50％。串/并轉換電路框圖如圖4所示。
評論