基于多速率DA的根升余弦濾波器的FPGA實現(xiàn)

0 引 言
根升余弦成形濾波器是數(shù)字信號處理中的重要部件，它能對數(shù)字信號進行成形濾波，壓縮旁瓣，減少干擾的影響，從而降低誤碼率。根據(jù)文獻[1]，它的傳統(tǒng)FP-GA實現(xiàn)方式基于乘累加器(Multiplier Add Cell，MAC)結(jié)構，設計方便，只需要乘法器、加法器和移位寄存器即可實現(xiàn)，但是在FPGA中實現(xiàn)硬件乘法器十分耗費資源。特別是當濾波器階數(shù)很高時，資源耗費不可忽視。若采用乘法器復用的結(jié)構，運算速度較慢。分布式算法(Distribute Arithmetic，DA)是另一種應用在FPGA中計算乘積和的算法。根據(jù)文獻[2]，分布式算法結(jié)構的FIR濾波器利用FPGA中的查找表(LUT)來替代乘法器，這種方法可以極大地減少硬件電路規(guī)模，有效提高邏輯資源的利用率，而且有較高的處理速度，滿足實時處理的要求。分布式算法的處理速度僅與輸入的位寬有關，對于大規(guī)模乘積和的運算，其計算速度有著明顯的優(yōu)勢。當輸入位寬過大時，可以通過將DA算法改進成并行結(jié)構而獲得更快的處理速度。根據(jù)文獻[3]，對多速率系統(tǒng)來說，還可以引入多相結(jié)構來減少計算量，提高處理速度。本文針對根升余弦成形濾波器提出一種基于多速率信號處理技術和分布式算法的FPGA實現(xiàn)技術，使得計算量大幅減少，處理速度得到較大提高，而且使得FPGA資源利用更合理。

1 根升余弦濾波器原理與結(jié)構
奈奎斯特第一準則提出消除碼間干擾，系統(tǒng)從發(fā)送濾波器經(jīng)信道到接收濾波器總的傳輸特性所應滿足的條件，據(jù)此可以求出滿足奈奎斯特準則的成形濾波器。根據(jù)文獻[4]，在實際中得到廣泛應用的是幅頻響應，它是具有奇對稱升余弦形狀過渡帶的一類濾波器，即升余弦濾波器，它的沖激響應為：

式中：丁為輸入碼元速率；a為滾降系數(shù)，實際應用在0～0．4之間。除了抽樣點n=0之外，它在其余所有抽樣點上均為0，而且它的衰減很快，隨著n的增大，呈平方衰減。這樣，對于減小碼間干擾及對定時誤差的影響非常有利。
本文要求實現(xiàn)的基帶成形濾波器滾降系數(shù)為0．35。它的頻率響應要求如圖1所示。