基于FPGA的PCI硬件加解密卡設計

CH375B并行接口信號線包括：8位雙向數據總線D7～DO、讀選通輸入引腳RD#、寫選通輸入引腳WR#、片選輸入引腳CS#、中斷輸出引腳INT#以及地址輸入引腳A0。CH375B的RD#和WR#可以分別連接到單片機的讀選通輸出引腳和寫選通輸出引腳，CS#由地址譯碼電路驅動，INT#輸出的中斷請求是低電平有效，可以連接到單片機的中斷輸入引腳，單片機使用中斷方式獲知中斷請求。當WR#為高電平并且CS#和RD#及A0都為低電平時，CH375B中的數據通過D7～DO輸出；當RD#為高電平并且CS#和wR#以及A0都為低電平時，D7～DO上的數據被寫入CH375B中；當RD#為高電平并且CS#和WR#都為低電平而AO為高電平時，D7～DO上的數據被作為命令碼寫入CH375B中。

3 軟件的設計與實現
軟件主要分為驅動程序和應用程序兩部分，分別用DriverStudio和Visual C++開發。驅動程序的設計關鍵是如何完成硬件操作?；竟δ馨ㄔO備的初始化、IO端口的讀寫操作、內存讀寫操作、中斷的設置響應和調用等部分。PCI卡插入主機時，從設備中讀出產品ID(PlD)和廠商ID(VID)，由這2個值來搜索匹配的inf文件，再由inf文件加載相應的驅動。應用程序通過調用Win32 API函數CreatFile來打開設備，然后使用DeviceloControl與驅動程序通信。在應用程序退出前使用CloseHandle關閉設備。DeviceIoControl使用不同的IOCTL命令來調用驅動程序完成不同的任務。

4 結束語
經測試，本PCI加解密卡數據加密存儲速度為612 KByte／s，解密讀取速度為630 KByte／s。FPGA使用情況：total logicelements 903l／12060(75％)，total pin 84／173(49％)。在以后的設計中，應重點解決系統加解密速度較慢的問題，另外，FPGA和USB的選型、加解密算法的優化等有待改進。
本設計的創新點在于用硬件加解密方法取代了通常的軟件加解密方法，采用更為安全可靠的DESX算法來彌補DES算法的不足，使用了FPGA的IP軟核設計方法實現DESX加解密模塊和PCI接口模塊，提高了系統集成度，可移植性好，便于系統升級。在加解密速度方面，用邏輯綜合式取代時鐘驅動級聯式，使加解密一組數據的時間由16個周期縮短為1個周期。本系統在需要高級保密的商業和軍事領域，有著較好的應用前景。