門電路延遲時間的Multisim仿真測試方案

摘 要：介紹了用Multisim 仿真軟件測試門電路延遲時間的方法，提出了三種測試方案，即將奇數個門首尾相接構成環形振蕩電路，用虛擬示波器測試所產生振蕩信號的周期，計算門的傳輸延遲時間；奇數個門首尾相接構成環形振蕩電路，用虛擬示波器測試其中一個門的輸入信號、輸出信號波形及延遲時間；在一個門的輸入端加入矩形脈沖信號，測試一個門的輸入信號、輸出信號波形及延遲時間。所述方法的創新點是，解決了受示波器上限頻率限制實際硬件測試效果不明顯的問題,并給出Multisim 軟件將門的初始輸出狀態設置為0 時，使測試電路不能正常工作的解決方法。

　　0 引 言

　　門電路的傳輸延遲時間tpd 是表示工作速度的指標，實驗室硬件測量的一般方法是，將N 個門( N為奇數) 首尾相接構成振蕩周期為T = 2N tpd的環形振蕩電路，用示波器通過顯示的波形測量出振蕩周期T后，再計算出傳輸延遲時間tpd。

　　由于門的傳輸延遲時間tpd 很短，測量時受示波器上限頻率限制，測量效果較差，而用Mult isim 軟件仿真測試，可獲得理想的實驗效果。

　　以下分析用Mult isim 2001版本，所得結論也適于其他版本。

　　1 Multisim仿真測試方案

　　1. 1 測試方案1

　　將奇數個門首尾相接構成環形振蕩電路，用虛擬示波器測試所產生振蕩信號的周期，計算門的傳輸延遲時間。

　　設所用門的個數為N ，振蕩信號的周期為T ，則傳輸延遲時間為：

　　以反相器74LS04N 作為仿真實驗器件，構建仿真實驗電路如圖1 所示。

圖1 測試方案1 的仿真實驗電路

　　由于Mult isim 軟件將每個門的初始輸出狀態設置為0，直接用奇數個門首尾相接構成環形振蕩電路進行仿真時，出現 nable to determine the simulatiONtimeSTep automatically 的提示，無法同步仿真模擬。

　　解決的方法是在左邊第一個門U1A 的輸入端接入轉換開關J1 ，仿真時先將開關J1 置于接地狀態，電路對輸入的0 信號進行處理后便脫離設置的初始輸出狀態，再將轉換開關J1 置于接輸出端構成環形振蕩電路。

　　仿真前，可對74LS04N 的上升延遲時間及下降延遲時間進行設置，如設置r ise delay= 10 ns，fall delay=10 ns。