π／4-DQPSK差分解調器的數字化FPGA設計與實現

摘要：給出了采用FPGA設計芯片技術對QPSK解調器進行設計的實現方法。該方法可將解調器中原有的多種專用芯片的功能集成在一片大規模可編程邏輯器件FPGA上，從而實現了高度集成化和小型化。仿真結果表明，該方案具有突出的靈活性和高效性，可為設計者提供多種可自由選擇的設計方法和工具。
關鍵字：差分解調；FPGA；π／4-DQPSK

0 引言
在現代移動通信中，使用較多的數字載波調制解調技術是多進制相移鍵控。π／4-DQPSK相位調制技術就是在常規DQPSK調制基礎上發展起來的，它的相位跳變值是π／4、3π／4，5π／4或7π／4，在DQPSK中，180°相位翻轉對應有豐富的功率譜旁瓣能量，限帶引起的包絡起伏將通過非線性功放的轉換效應導致可觀量值的頻譜擴散，從而使旁瓣干擾增大和限帶濾波作用抵消。與QDPSK相比，π／4-DQPSK限帶濾波后有較小的包絡起伏，其最大相位翻轉為135°，并在非線性信道中有更優的頻譜效率。而軟件無線電作為解決通信體制兼容性問題的重要方法，現已受到各方面的注意。該方法的中心思想是以硬件作為無線通信的基本平臺，而把盡可能多的無線通信功能(如工作頻段、調制解調類型、數據格式、通信協議等)用軟件來實現。而FPGA器件可反復編程，重復使用，因此用其實現調制解調是實現軟件無線電的一個重要環節。

1 π／4-DQPSK的基本原理
π／4-DQPSK數字基帶調制信號的數學表達式為(假設載波初相為0)：

這里，g(t)是持續時間為Ts的矩形脈沖，θn為受調相位。表1所列是π／4-DQPSK信號的相位編碼邏輯關系。