寬帶信道化接收機(jī)研究與實(shí)現(xiàn)

摘要：根據(jù)多項(xiàng)濾波器組理論和FFT方法提出并實(shí)現(xiàn)50％覆蓋的均勻信道化寬帶數(shù)字接收機(jī)。這種寬帶數(shù)字接收機(jī)把整個(gè)采樣頻帶劃分成若干并行信道輸出，使得信號全概率截獲，是偵收跳頻、突發(fā)以及自適應(yīng)通信信號接收機(jī)的理想前端。主要應(yīng)用于軟件無線電的實(shí)現(xiàn)和電子戰(zhàn)中。主要闡述寬帶數(shù)字接收機(jī)信道化原理、軟件仿真和硬件實(shí)現(xiàn)，并為實(shí)際工程需要設(shè)計(jì)了算法、程序和硬件平臺，實(shí)現(xiàn)了0～100 MHz頻率范圍內(nèi)8信道的數(shù)字信道化。
關(guān)鍵詞：數(shù)字信道化；多相濾波器；FPGA；FFT

0 引言
在現(xiàn)代電子戰(zhàn)環(huán)境中，信號一般都具有密集化、復(fù)雜化的特點(diǎn)，而且占用的頻譜越來越寬，從而對寬帶數(shù)字信道化接收機(jī)準(zhǔn)確接收信號提出了更高的要求。一般的數(shù)字接收機(jī)在監(jiān)視整個(gè)頻段時(shí)，由于相鄰信道間往往會(huì)存在盲區(qū)，有可能丟失信號，而改進(jìn)后的無盲區(qū)多相濾波器的信道數(shù)與抽取倍數(shù)不再相等，信道數(shù)和抽取因子之間往往存在倍數(shù)關(guān)系。FPGA以其自身的結(jié)構(gòu)和高速的數(shù)據(jù)處理能力及大量的乘加器、存儲(chǔ)器及邏輯單元，成為一種重要的信號處理工具，在高速數(shù)字濾波器的設(shè)計(jì)方面更有其明顯的優(yōu)勢。

1 數(shù)字信道化原理
x[n]是經(jīng)過A／D轉(zhuǎn)換后的輸入信號，在這個(gè)數(shù)字接收機(jī)中每個(gè)帶通濾波器都源于一個(gè)原型低通濾波器h0[n]。如果h0[n]是一個(gè)長度為N的實(shí)系數(shù)因果低通濾波器h0[n]={h[0]，h[1]，…，h[N-1]}。這個(gè)低通濾波器能變換成一系列帶通濾波器，第k個(gè)信道的中心頻率為：

對一般的數(shù)字接收機(jī)，原型低通濾波器的長度N大于信道數(shù)K，如果N=KP，則：

數(shù)字信道化處理后，頻率將為原來的1／M，故可以進(jìn)行M倍的抽取。

數(shù)字信道化即由一個(gè)低通和若干帶通濾波器組成的濾波器組，是信道化的根本，但如果A／D的采樣信號直接送入各濾波器做數(shù)字濾波，則運(yùn)算量很大，硬件上難以實(shí)現(xiàn)，故采用多相濾波的方法。先做抽取使信號速率降低，再進(jìn)入多相濾波器組，具體流程如圖1所示。

多項(xiàng)濾波器的結(jié)構(gòu)一般情況下為K=FM，K為總信道數(shù)；M為每路數(shù)據(jù)的抽取倍數(shù)。讓h0[n]為原型低通濾波器，該濾波器能分解成K相分量。