基于FPGA的手持式示波器設計

摘要：在此設計的低成本手持式示波器是以ADC128S022模／數轉換芯片為數據采集前端；使用FPGA片內雙口內建RAM進行數據存儲、有限狀態機實現示波器的觸發控制和顯示驅動；最后再用LCD12864液晶模塊完成終端的低成本圖形顯示。在DE0-Nano FPGA(Altera Cyclone IV)開發板上的測試結果表明，所設計的手持式示波器可以實現模擬信號任意電平上升沿或下降沿的觸發測量；垂直靈敏度和掃描速度調節、波形參數的直接讀出等功能。
關鍵詞：FPGA；示波器；液晶顯示屏；有限狀態機

0 引言
目前，數字存儲示波器以其體積小、攜帶方便、準確率高的獨特優勢逐步取代了傳統的模擬示波器，并向著更為小巧的低成本、便攜式應用方向發展。近幾年來，許多研究者充分利用FPGA片上的資源豐富、使用靈活、開發成本低的優點提出了一些數字示波器的虛擬儀器解決方案和嵌入式解決方案，這些設計采用FPGA片內資源來實現數字示波器的數據存儲(RAM)、觸發控制、數字信號運算與處理、顯示終端驅動等功能，這在很大程度上能夠降低示波器成本和復雜度，但是這些設計方案往往會使用到微處理器(8051／ARM／NoisⅡ)作為系統調度和數據處理的核心或采用VGA顯示器作為圖形輸出終端，還不能達到低成本的手持便攜使用要求。
LCD12864液晶顯示模塊具有低壓、微功耗、壽命長、超薄等顯著優點，比較適合低成本、便攜式電子信息產品來實現字符和圖形的顯示。因此，文中就以LCD12864液晶模塊作為數字示波器的低成本圖形顯示終端；基于FPGA應用技術，設計出了具有模擬信號任意電平、上升沿或下降沿觸發；垂直靈敏度和掃描速度調節、波形參數的直接讀出特點的低成本手持式數字示波器。

1 手持式示波器的系統設計
基于FPGA的手持式示波器系統結構框圖如圖1所示，系統主要包括片外AD芯片、配置芯片EPCS16、以及片內PLL模塊、采樣時鐘配置模塊、按鍵掃描模塊、觸發控制模塊、雙口RAM存儲模塊、采樣數據圖形化與轉置模塊、LCD12864顯示驅動模塊等。示波器的工作過程大致如下：經過片外ADC128S022采集的12 b數字信號，再經過片內圖形化模塊后轉換成1列LCD屏顯示的點陣數據；為了適應液晶屏按行讀出的工作方式，需要通道數據轉置模塊把按列采樣的點陣數據轉置成按行排列的數據；觸發模塊主要是要根據用戶設置(鍵盤輸入)的觸發電平及模式來控制RAM的寫數據開始或停止指令，同時生成對應的寫數據地址；數控采樣時鐘模塊可以產生多種不同的采樣時鐘以滿足不同頻率信號的測量顯示；LCD驅動模塊主要是依據LCD的工作時序產生RAM的讀數據地址和LCD模式控制指令。

圖1所示手持式示波器的設計關鍵在于根據LCD12864顯示模塊的工作時序來組織雙口RAM的讀／寫、片外A／D的數據采集；這樣才能保證測量的模擬信號波形顯示正確。下文就對片外A／D模塊、雙口RAM的讀寫控制和LCD顯示驅動3個關鍵模塊做出比較具體的設計描述。