8 bit 800 Msps高速采樣保持電路的設計

式中：ileak為漏電流；Rp為輸出緩沖器的輸入阻抗。
漏電流的存在會產生偏移誤差和增益誤差，如果漏電流是輸入的非線性函數，將產生失真。但是因為使用了射極跟隨器，所以Rp=rb+βrce，式中β是Vce的非線性函數，所以由下垂率導致的誤差表現為輸入電壓的非線性函數，也就是說產生了諧波。為了抑制這種諧波，用Q8、Q9、Q10組成單位增益放大器以增大輸入電阻Rp，減小漏電流。
1．2．4 保持模式饋通(HMF)的改善
在保持模式下，由于信號通路上晶體管存互寄生電容(圖2中Cbe，Qs)，輸入信號與保持在采樣電容上的信號之間并非百分之百的隔離，導致被保持在采樣電容Cs上的信號受到輸入信號影響，而存在失真。在保持模式下，由于電容Cbe，Qs和Cs非線性的分壓作用，一小部分的信號出現在輸出端上。因此

式中Av是晶體管Qclp的增益，近似等于1。
HMF是本設計中影響最大的誤差，對噪聲和諧波都有影響。應當減小饋通的影響，饋通可以通過增大采樣電容Cs來減少，但是這種方法會增加功率耗散，因為必須增加電流來驅動更大的采樣電容Cs。因此，采用了圖2中PM2、Qclp組成的電壓穩定結構，把采樣電容Cs保持的信號直接復制到A點，即用Cs保持的信號本身來穩定A點的電壓。其中PM2起電壓提升作用，用以抵消信號在Qclp發射結上的電壓下降。這一結構能夠消除Cbe，Qs和Cs非線性的分壓作用，非常有效地改善了噪聲和諧波的性能。

2 版圖設計
整個采保電路的版圖采用標準0．35μm兩層多晶三層鋁布線BiCMOS工藝進行設計。采保電路的采樣速率達到800 Msps，版圖中引入的寄生電容和電阻的引入對電路性能影響很大，給版圖設計提出了很高的要求。因此，版圖設計中應重點解決信號間的串擾、時鐘信號對模擬信號的干擾、各種元件的匹配以及連線延遲等對采樣保持電路性能產生影響的關鍵問題。最終版圖如圖3所示。

3 仿真結果