數(shù)字可編程增益放大器應(yīng)用發(fā)散指數(shù)曲線

DPGA（數(shù)字可編程增益放大器）是一種實(shí)用的信號處理元件，在模數(shù)轉(zhuǎn)換器必須獲取廣泛動(dòng)態(tài)范圍內(nèi)的信號時(shí)應(yīng)用。如果不能容納輸入信號振幅以便匹配和有效地利用模數(shù)轉(zhuǎn)換器跨度，低輸入可能不能以足夠的分辨率數(shù)字化，高輸入可能會(huì)超出模數(shù)轉(zhuǎn)化器額定的界限，并且完全丟失。

現(xiàn)有的DPGA設(shè)計(jì)通常將一個(gè)乘法數(shù)模轉(zhuǎn)換器并入一個(gè)運(yùn)算放大器的反饋回路中，從而使乘法數(shù)模轉(zhuǎn)換器的輸入代碼確定放大器的閉環(huán)增益。現(xiàn)有的幾種單片電路DPGA使用這種拓?fù)洌缌枇柼氐腖TC6910和美國國家半導(dǎo)體的LMP8100。 但是，DPGA的數(shù)字增益控制位有時(shí)不方便提供，而且這些設(shè)備的輸出跨度可能不足，例如，不足以對接±10V模數(shù)轉(zhuǎn)換器輸入跨度。 此外，這些設(shè)備的可用增益設(shè)置的分辨率通常很不精確，例如，每步增益2:1（2-to-1），這些設(shè)備的功耗有時(shí)很大。與之相反，本設(shè)計(jì)實(shí)例介紹一種采用發(fā)散指數(shù)曲線理念的新型DPGA。

最簡單或設(shè)計(jì)者最為熟知的波形莫過于e-t/RC收斂指數(shù)，即，將一個(gè)起初充電到輸入電壓VIN的初級RC電路漸進(jìn)放電到零，其中，當(dāng)t=T=loge(2)RC時(shí)V=VIN/2，當(dāng)t=2T時(shí)V=VIN/4，當(dāng)t=3T時(shí)V=VIN/8，依此類推。設(shè)計(jì)者可能不太熟悉但依然簡單的波形是，用合成一個(gè)負(fù)電阻的有源電路代替R時(shí)（圖1）的同一RC拓?fù)洹Ｊ褂?R取代R，以便使RC時(shí)間常數(shù)為負(fù)：-RC和波形函數(shù)生成發(fā)散指數(shù)VIN×e+t/RC。之后，波形并沒有收斂到零，而是在理論上發(fā)散至無窮大。當(dāng)t=T時(shí)V=2VIN，當(dāng)t=2T時(shí)V=4VIN，當(dāng)t=3T時(shí)V=8VIN，依此類推。因此，不管輸入電壓有多低，只須在啟動(dòng)負(fù)放電之后等待t=log2(V/VIN)T。

發(fā)散指數(shù)和負(fù)時(shí)間常數(shù)是DENT（發(fā)散指數(shù)負(fù)時(shí)間常數(shù)）DPGA拓?fù)洌▓D2）的核心理念。 當(dāng)AMPLIFY/TRACK（放大/跟蹤）控制位轉(zhuǎn)向邏輯“1”時(shí)，運(yùn)算放大器跟隨器的兩個(gè)時(shí)間反向增益生成一個(gè)負(fù)時(shí)間常數(shù)：-(R+1RON)(C+CSTRAY)=-14.4ms，其中，RON是CMOS開關(guān)的導(dǎo)通電阻，CSTRAY是C（圖3）周圍的寄生電容。它還會(huì)生成一個(gè)發(fā)散指數(shù)：VOUT(t)=VIN×2(t/10ms+1)。由此，增益是2(t/10ms+1)。放大控制位的1ms時(shí)間分辨率提供1.07：1=0.6 dB=33步/十進(jìn)增益編程分辨率。圖4顯示自跟蹤/放大邏輯轉(zhuǎn)變開始后的電壓增益與時(shí)間的關(guān)系。