TMS320F28335及其最小應用系統設計

2 TMS320F28335簡介
TMS320F28335采用176引腳LQFP四邊形封裝，其功能結構參見參考文獻。其主要性能如下：
高性能的靜態CMOS技術，指令周期為6．67 ns，主頻達150 MHz；
高性能的32位CPU，單精度浮點運算單元(FPU)，采用哈佛流水線結構，能夠快速執行中斷響應，并具有統一的內存管理模式，可用C／C++語言實現復雜的數學算法；
6通道的DMA控制器；
片上256 Kxl6的Flash存儲器，34 Kxl6的SARAM存儲器．1 Kx16 OTPROM和8 Kxl6的Boot ROM。其中Flash，OTPROM，16 Kxl6的SARAM均受密碼保護；
控制時鐘系統具有片上振蕩器，看門狗模塊，支持動態PLL調節，內部可編程鎖相環，通過軟件設置相應寄存器的值改變CPU的輸入時鐘頻率；
8個外部中斷，相對TMS320F281X系列的DSP，無專門的中斷引腳。GPI00~GPI063連接到該中斷。GPI00一GPI031連接到XINTl，XINT2及XNMI外部中斷，GPl032~GPI063連接到XINT3一XINT7外部中斷；
支持58個外設中斷的外設中斷擴展控制器(PIE)，管理片上外設和外部引腳引起的中斷請求；
增強型的外設模塊：18個PWM輸出，包含6個高分辨率脈寬調制模塊(HRPWM)、6個事件捕獲輸入，2通道的正交調制模塊(QEP)；
3個32位的定時器，定時器0和定時器1用作一般的定時器，定時器0接到PIE模塊，定時器1接到中斷INTl3；定時器2用于DSP／BIOS的片上實時系統，連接到中斷INTl4，如果系統不使用DSP／BIOS，定時器2可用于一般定時器；
串行外設為2通道CAN模塊、3通道SCI模塊、2個McBSP(多通道緩沖串行接口)模塊、1個SPI模塊、1個I2C主從兼容的串行總線接口模塊；
12位的A／D轉換器具有16個轉換通道、2個采樣保持器、內外部參考電壓，轉換速度為80 ns，同時支持多通道轉換；

88個可編程的復用GPIO引腳；
低功耗模式；
1．9 V內核，3．3 V I／O供電；
符合IEEEll49．1標準的片內掃描仿真接口(JTAG)；TMS320F28335的存儲器映射需注意以下幾點：
片上外設寄存器塊0~3只能用于數據存儲區，用戶不能在該存儲區內寫入程序。
OTP ROM區(0x38 0000~0x38 03FF)為只讀空間，存儲A/D轉換器的校準程序，用戶不能對此空間寫入程序。
即使不應用eCAN模塊，也應使能時鐘模塊，將為eCAN分配的RAM空間用作一般RAM。
如果設置安全代碼，存儲器區域Ox33FF80~0x33FFF5需全部寫入數據0x0000，而不能用于存儲程序或數據。反之，0x33FF80~Ox33FEF可以存儲數據或程序，其中0x33FFF0~Ox33FFF5只能存儲數據。

3 仿真工具和開發環境
TMS320F28335開發工具有：標準的優化C／C++編譯／匯編／連接器，CCS集成開發環境，評估板和XDS510仿真器。其中CCS是一個界面友好，功能完善的集成的開發平臺，具有編輯、匯編、編譯、軟硬件仿真調試功能。

4 最小應用系統
采用TMS320F28335組成應用系統，首先考慮TMS320F28335所具有的各種功能是否滿足應用系統要求。如能滿足則該系統為最小應用系統。一個最小應用系統包括復位電路，時鐘電路、電源及存儲器等。對于TMS320F28335，其具有片上Flash，0TPROM及SARAM存儲器在設計最小應用系統時無需考慮外部存儲器接口問題。
4．1 復位電路的設計
復位采用上電復位電路，由電源器件給出復位信號。一旦電源上電，系統便處于復位狀態，當XRS為低電平時，DSP復位。為使DSP初始化正確，應保證XRS為低電平并至少保持3個CLKOUT周期，同時在上電后，該系統的晶體振蕩器一般需要100~200 ms的穩定期。所選的電源器件TPS73HD30l一旦加電，其輸出電壓緊隨輸入電壓，當輸出電壓達到啟動RESET的最小電壓時(溫度為25℃時，其電壓為1．5 V)，引腳RESET輸出低電平，并且至少保持200ms，從而滿足復位要求。
4．2 時鐘電路的設計
向DSP提供時鐘一般有2種方法：一種是利用DSP內部所提供的晶體振蕩器電路，即在DSP的Xl和X2引腳之間連接一晶體來啟動內部振蕩器；另一種方法是將外部時鐘源直接輸入X2／CLKIN引腳，Xl懸空，采用已封裝晶體振蕩器。鑒于從資源利用和電路設計的簡單性考慮．該最小應用系統的時鐘電路采用TMS320F28335內部晶體振蕩器，具體電路如圖l所示。外部晶體的工作頻率為30 MHz，TMS320F28335內部具有一個可編程的鎖相環，用戶可根據所需系統時鐘頻率對其編程設置。圖2為DSP的電源引腳連接電路。