一種針對多級串聯模擬電路的可測性設計技術

摘要：隨著集成電路的發展，測試難度的增加，可測試性設計也越來越重要。針對串聯結構的模擬電路提出一種可測性設計結構，該結構大大提高了電路內系統模塊的可測試性，減少了需要額外引出的I／O數，同時不隨內部模塊數的增加而增加，并且可以與數字電路的邊界掃描技術相兼容，通過在Cadence下仿真，證明了該結構簡單有效。
關鍵詞：可測性設計；邊界掃描；模擬電路；測試

0 引言
集成電路的生產成本以測試開發、測試時間以及測試設備為主。模擬電路一般只占芯片面積的10％左右，測試成本卻占總測試成本的主要部分。所以，削減模擬部分的測試成本將有利于芯片的設計與生產。數字電路有很多成熟的可測性設計技術(design fortest，DFT)，模擬電路測試還未發展到如此成熟，缺乏完善的模型進行自動化測試。隨著集成電路的發展，混合信號芯片功能越來越復雜，但芯片I／O口數量跟不上芯片發展的規模，導致很多電路節點變得不可控制或(與)不可觀察，加大了測試工作的難度。
典型模擬電路有放大器、濾波器等各種線性和非線性電路，通常包含若干串聯結構的模塊。本文從系統結構出發，針對串聯結構電路提出一種可測性設計方案，增加較少的I／O口，使外部測試設備可以控制觀察內部的各個模塊，這些增加的。I／O數目不隨內部模塊數目而變化，同時該結構還可以兼容邊界掃描技術。

1 系統級的可測性設計
1．1 控制觀察模塊
控制觀察模塊(control observe module，COM)的等效模型如圖1(a)所示。由開關1、開關2、開關3上的高低電平組成模塊工作的指令碼(Instruction Code)。如圖1(b)分別有透明模式，測試觀察模式和測試輸入模式。控制這三種模式的指令碼分別為010，100，001。可使系統電路和嵌入式模塊間建立各種通路連接方式。

1．2 基本原理
如圖2所示，In是原始輸入端，Out是原始輸出端，在M1(模擬電路模塊1)、M2(模擬電路模塊2)和M3(模擬電路模塊3)之間插入COM，AB1和AB2是測試端口，其中AB1為COM觀察輸出端，AB2為COM控制輸入端，IR(指令寄存器)與COM模式端連接，所有IR串聯連接，在clk作用下串行輸入指令碼，rst為置零端。

當COM1和COM2為透明模式時，輸入In的信號經M1，M2和M3到輸出Out，測試整個通路，指令碼為O10010：
當COM1為測試觀察模式，COM2為測試控制模式時，由通路In→M1→COM1→AB1可以單獨測試M1，由通路AB2→COM2→M3→Out可以單獨測試M3，指令碼為100001；