一種新型數字SPWM信號的設計與實現

1．3 脈沖消去模塊
在產生的SPWM脈沖中，完整的SPWM脈沖序列包含了占空為從0～100％的脈沖，因此有些脈沖的寬度可以達到非常小，而實際上，過窄的脈沖是無用的，因為在這樣短的脈沖持續時間內，后級的功率放大管是不能完全導通或關斷，只會增加功率器件的損耗，所以必須刪除這些不良窄波；如圖4所示，第二路的SPWM波形會出現比第一路SPWM波形小兩倍死區時間的脈沖，如果某個脈沖已經在臨界的寬度了，經過死區產生模塊就會變成一個對后級的功率管來說過窄的脈沖，這也就是脈沖消去模塊在死區模塊后級的原因，它的作用是消去一些本來就有的和經過死區處理后的毛刺。處理后的波形如圖6所示，圖7為處理后的一對帶死區的SPWM波形。

不論采用這種方法產生的SPWM波形，還是利用加減計數器的方法來產生SPWM波形，經過脈沖消去模塊，都會存在輸出的兩路SPWM脈沖不對稱性問題，如圖7所示，就是有可能其中一路的波形缺失或所對應的另一路波形出現缺失，但這個問題可以在脈沖消去后再加一個模塊進行處理而避免；對于載波頻率變小時負載諧波變大的問題可以參考器件參數采用一定頻率范圍內的動態載波比和動態死區時間來解決。

2 結語
本文設計了一種基于FPGA的帶死區的SPWM波形產生技術，對于SPWM的死區產生，一般都是應用加減計數器來實現，本文提出了一個新的選擇，把死區產生模塊融合到了比較模塊中，利用波形平移技術，巧妙的產生了所要求死區時間的SPWM波形。生成的SPWM波形輸出給后級的功率放大電路，檢測系統負載上的電壓和電流波形為較好的正弦波形，很好地滿足了設計的要求。