• <li id="00i08"><input id="00i08"></input></li>
  • <sup id="00i08"><tbody id="00i08"></tbody></sup>
    <abbr id="00i08"></abbr>
  • 新聞中心

    EEPW首頁 > 電源與新能源 > 設計應用 > 基于SOPC的通用字符VGA顯示電路設計

    基于SOPC的通用字符VGA顯示電路設計

    作者: 時間:2012-06-29 來源:網絡 收藏

    摘要:文章介紹了Nios II的電路的設計,通過實時讀取點陣字庫信息并輸出到端口的方法實現。與傳統方法相比,具有簡單易行、便于二次開發的特點。以本方法進行了電子萬年歷的設計,并在EP2C35F672C6的DE2開發板上下載驗證,結果表明本方法切實可行,適合于實時信息。
    關鍵詞:;視頻圖形陣列;Nios II

    0 引言
    (視頻圖形陣列)是IBM于1987年提出的圖形顯示標準,雖然早己不是先進的顯示標準,但由于其技術和工藝成熟、成本低廉等優勢,目前仍有著廣泛的應用。
    現有FPGA的顯示系統需要顯示,尤其是漢字時,通常方法是首先獲取所用字符的字模,加入到HDL或C代碼中調用。這種方法過程繁瑣,且系統性不強。本設計以任意字符顯示為特點,通過實時讀取點陣字庫實現字符顯示,對存儲空間利用率高,且靈活性好,便于進行二次開發。

    1 系統硬件設計
    本設計使用的是基于EP2C35F672C6的DE2開發板。在 Builder中,將系統命名為system_0,目標板設定為預定義過的“DE2 Board”,加入NIOSII/s軟核處理器,在時鐘列表中添加50MHz的外部時鐘,在組件列表中添加所需組件,如圖1所示。

    本文引用地址:http://www.czjhyjcfj.com/article/176820.htm

    b.JPG


    由于本設計的Nios II程序及所使用的字庫需要存儲在Flash中,因此添加了CFI Flash控制器以及三態Avalon總線,EPCS控制器用于存放FPGA配置信息。LED及JTAG UART組件用于調試中狀態反饋,按鈕和開關組件用于人機交互,SDRAM組件是本系統的運行內存,最后是VGA顯示IP核。
    本設計中所用VGA顯示IP核符合Avalon總線規范,實現的功能為單色顯示,即前景色和背景色各為預先指定的一種顏色,系統啟動時核內顯存讀入一幅單色圖像作為初始顯示畫面。編程時分別以VGA_Set_Pixel或VGA_Clr_Pixel指令將某一像素置為前景色或背景色。此IP核的結構原理如圖2所示。

    c.JPG


    上一頁 1 2 3 4 下一頁

    評論


    相關推薦

    技術專區

    關閉
    主站蜘蛛池模板: 壤塘县| 克山县| 霍山县| 青州市| 宜丰县| 龙井市| 高陵县| 公主岭市| 泸水县| 晴隆县| 邢台县| 泰兴市| 肥西县| 运城市| 宝坻区| 枣强县| 武义县| 荆州市| 西和县| 东山县| 剑阁县| 鹿泉市| 望江县| 白城市| 乐业县| 湘潭县| 城口县| 颍上县| 襄城县| 阜宁县| 临城县| 新丰县| 霍林郭勒市| 厦门市| 马公市| 甘谷县| 金寨县| 张掖市| 太谷县| 永定县| 内黄县|