用于實(shí)時時鐘的32.768kHz晶振電路分析與設(shè)計
加入技術(shù)交流群
C 是M4 管源端的結(jié)點(diǎn)電容，即：
Cin 是反相器的輸入電容。
比較器的頻率響應(yīng)可以表示為：
其中
圖2 所示電路搭建仿真模型用Hspice 進(jìn)行仿真。圖2 中需要給電路提供一個直流電平，所以在OUT 端連接一個PMOS 管，其源端接電源，漏端和柵端接在OUT 點(diǎn)，作為一個等效電阻?？紤]到圖1 中NMOS 管的gm 大小的限制，經(jīng)過計算取WPL =2μP8μ，其gm = 9. 5μs.負(fù)載電容Cl1 和Cl2 取10μ，以確保晶振的振蕩頻率為32. 768kHz , 在實(shí)際仿真中可以對負(fù)載電容進(jìn)行調(diào)整以獲得準(zhǔn)確的振蕩頻率。Ribias 一般取10M 到25M 之間，當(dāng)Ribias 增大時，NMOS 管的反相放大器的增益增大，此時振蕩器的起振時間變小。另外，仿真時為了讓電路起振需要在IN 端給一個電流擾動。該部分的仿真結(jié)果如圖5 所示，IN 和OUT 兩端正反饋過程明顯，從而產(chǎn)生相位相反的正弦信號。
圖5 晶振電路部分IN 和OUT端的電壓波形
圖4 中要求比較器有較高的增益，帶寬超過32. 768kHz ,根據(jù)給定的輸出最大最小值和傳輸時間設(shè)計好各個管子的寬長比后，仿真得到如圖6 所示的比較器的傳輸曲線。
圖6 比較器的傳輸特性曲線。
由圖6 可測得，VOH = 1. 738V ,VOL = 2. 46mV ,失調(diào)電壓VOS = 21. 28mV.
將圖2晶振部分與圖4 比較器部分連接后仿真，輸出的時鐘波形如圖7 所示，可以看出其起振時間為625μs ,由于采用的偽電流結(jié)構(gòu)和M5~ M8 的作用，其上升時間僅為0. 017μs , 下降時間僅為0. 008μs.對比用反相器作為整形電路的結(jié)構(gòu)，其起振時間為2ms ,如圖8 所示，其最終輸出的時鐘波形也比用比較器結(jié)構(gòu)的差，例如失真度較高，盡管反相器的管子的寬長比很大，波形的上升時間和下降時間也很長，而且它的低電平部分不能完全到達(dá)0V.
圖7 晶振整體電路的輸出時鐘波形
圖8 用反相器整形后輸出時鐘波形。
通過仿真可得，該電路的功耗為2. 4292μW.
綜上所述，比較器電路的仿真結(jié)果如表1 所示，整個晶振電路的仿真結(jié)果如表2 所示。
表1 比較器電路仿真結(jié)果。
表2 整個振蕩電路仿真結(jié)果
4 結(jié)束語
提出了一種用于實(shí)時時鐘RTC 的32. 768kHz 集成晶體振蕩電路的實(shí)現(xiàn)方法，采用晶振和比較器的結(jié)構(gòu)，文中分別給出了這兩部分的具體電路和分析，并使用Hspice 對所設(shè)計的電路進(jìn)行仿真，從而驗(yàn)證了該電路起振時間短，波形穩(wěn)定，功耗低等特點(diǎn)。
DIY機(jī)械鍵盤相關(guān)社區(qū):機(jī)械鍵盤DIY
電路相關(guān)文章:電路分析基礎(chǔ)
比較器相關(guān)文章:比較器工作原理
p2p機(jī)相關(guān)文章:p2p原理
電流傳感器相關(guān)文章:電流傳感器原理 lc振蕩電路相關(guān)文章:lc振蕩電路原理 晶振相關(guān)文章:晶振原理 絕對值編碼器相關(guān)文章:絕對值編碼器原理
評論