一種面向H．264視頻編碼器的SoC驗證平臺
加入技術交流群
OR1200微處理器是整個驗證平臺的控制核心，根據系統的需求和節約的原則，裁去了OR1200中的指令緩存器(IC)、數據緩存器(DC)和存儲器管理單元(IMMU和DMMU)。SoC平臺中另一個重要的模塊就是片上存儲器(Onchip-Memory)。片上存儲器數據訪問能力強，功耗低，但是容量有限，只能實現代碼量比較小的特定功能(如硬件初始化、CPU啟動引導等)。當完成這些操作后處理器就會跳轉到主存儲器SSRAM的地址空間執行代碼。
在其他的外設模塊中，UART-BOOT模塊只帶有一個Wishbone主端口，用于控制CPU的啟動和程序下載，它不需要分配地址。其他模塊的地址空間分配情況如表1所列。本文引用地址：http://www.czjhyjcfj.com/article/165871.htm
在圖1所示的IP核中，除了以下幾個模塊外均可從Opencores網站上免費獲得：UART-BOOT模塊是為了在驗證過程中更加方便地更新下載軟件代碼和對SoC平臺進行控制，需要自主設計；圖像采集模塊可參考友晶科技公司的參考設計，但是其采集到的數據為RGB格式，需要轉換為H．264編碼器所需要的YUV格式；此外，由于圖像采集模塊內部的MT9P031圖像傳感器是逐行掃描的，而H．264編碼器是以宏塊順序進行編碼的，因此SDRAM的控制器需要重新進行設計，以滿足逐行寫入和按宏塊讀出的要求。
之前有很多人對構建基于嵌入式軟核的SoC系統作了研究，本文重點介紹與H．264編碼器驗證相關的自主設計的模塊上。
3 多端口SDRAM控制器
逐行輸入／任意宏塊順序輸出的多端口SDRAM控制器的整體結構如圖2所示。
評論