多碼率QC-LDPC譯碼器設計與實現

摘 要：低密度奇偶校驗碼（LDPC）是目前最有效的差錯控制手段之一，而其中準循環LDPC 碼（QC-LDPC）應用最為廣泛。提出了一種通用的多碼率QC-LDPC 譯碼器設計方法，并在FPGA 上完成了實現和測試。測試結果表明，該多碼率譯碼器在資源占用不超過2 種碼率譯碼器資源之和的前提下能夠有效支持至少3 種碼率；且工作時鐘在110 MHZ 時，固定迭代次數為16 次，該譯碼器的吞吐率能保持在110 Mb/s 以上。

　　0 引言

　　LDPC 碼最早于1962 年由Gallager提出，可以看成是一個具有稀疏校驗矩陣的線性分組碼。自從Mackay 和Neal發現LDPC 碼的性能非常接近香農限以后，LDPC 碼越來越受到人們的重視?；跍恃hLDPC（QC-LDPC）碼結構特點，提出了一種支持多種碼率QC-LDPC 譯碼器的設計方法，并設計實現了一個能夠實時自適應支持三個不同H 陣的通用QC-LDPC 譯碼器。

　　1 QC-LDPC 碼簡介

　　QC-LDPC 碼的校驗矩陣Hqc是由c × t 個循環置換矩陣組成的，其中c，t均為整數，且c t 。將QC-LDPC碼的校驗矩陣中每一個置換矩陣替換為相應的移位值，這樣得到了一個新的矩陣，稱為基本矩陣。基本矩陣與Η 陣是一一對應的。QC-LDPC 規則的結構使得其編譯碼在工程上易于實現，因此許多標準中的LDPC 碼都采用了QC-LDPC 碼。

　　2 譯碼算法簡介

　　這里設計的譯碼器主要采用基于軟判決的偏移值最小和算法。偏移值最小和算法是在和積算法和最小和算法的基礎上改進而來，具有譯碼復雜度低，性能優異等特點。為了能夠較好地描述該算法，先對一些符號進行定義。

　　L（ci ）表示輸入譯碼器變量節點i 的原始軟信息， L（ rji） 表示由校驗節點j 傳遞給變量節點i 的信息， L（q ij ）表示由變量節點i 傳遞給校驗節點j 的信息。而αij ，βi ' j 的意義如式1 所示：

　　具體的算法步驟如下所示：

　　初始化碼字的原始概率信息。

　　第1 步，更新校驗節點的概率信息（CNU，Check NodeUpdate）。

　　第2 步，更新信息節點的概率信息（VNU, Variable NodeUpdate）。

　　同時計算：

　　L Q 進行硬判決，若（ ） 0 i L Q > ,判決為0 否則為1。計算cHT 是否為0，或者已經達到設定的最大迭代次數，如果是轉第3 步，否則轉第1 步。

　　第3 步，輸出判決結果。

　　通過仿真，文中確定的譯碼器輸入定點化方案如下：量化位寬為6 bit，其中3 bit 表示整數位，2 bit 表示小數位。