基于nRF9E5的抗干擾跳頻通信設計
加入技術交流群
在民用無線通信應用領域，由于人們對短距離無線通信系統的不斷開發和廣泛應用，免申請的ISM頻段資源越來越緊張，各系統之間頻率的重合機會也越來越大，系統干擾也越來越嚴重，所以設計具有跳頻功能的民用抗干擾通信系統具有很直接的現實意義。利用該技術，既可以提高系統的抗干擾能力，也可以大大降低系統維護的復雜度。跳頻通信系統主要由信號調制解調器、跳頻圖案發生器、頻率合成器和跳頻同步器等部件組成，本文主要介紹民用抗干擾慢跳頻通信系統。
1 工作原理
nRF9E5的內部結構如圖l所示。片上系統集成的主要部件有：與8051兼容的微處理器、4 KB RAM及相關特殊功能寄存器(SFR)、4輸入通道10位80 ksps的A／D轉換器、433／868／915 MHz的nRF905無線收發器、電源管理及復位電路、PWM控制器、SPI接口控制器、低功耗模式RC振蕩器、看門狗定時器、端口邏輯及RTC定時器，等等。微處理器與A／D轉換器和無線收發器之間通過SPI接口進行連接，微處理器程序固化于外部的EEP―ROM存儲器中，系統加電時由引導程序將固件通過SPI接口加載進片內的4 KB RAM區中，程序加載完畢之后系統由片內的RAM程序控制。該芯片射頻信號輸出功率可編程，最大輸出為10 dBm，通道轉換時間小于650μs，具有載波監聽功能，支持LBT(Listen Before Trans―mit)協議。
nRF9E5內部集成的無線收發器可工作于433／868／915 MHz頻段范圍內，具體的工作頻段和頻點由外圍電路的阻容參數和相關寄存器數據決定。在圖2所示的電路中，若系統要求工作于433 MHz頻段，則相關器件按照表1第2列取值；若系統要求工作于868／915 MHz頻段，則相關器件按照第3列取值。系統的工作頻段不僅由硬件進行配置，而且還要在相應的RF配置寄存器中進行設置。其中HFREQ_PLL設置工作頻段，CH_NO設置工作頻點，HFREQ_PLL為一控制位，CH_N0為9位數據。具體的無線載波頻率由下列公式進行計算：
fOP=[422．4+(CH_NO／10)]×(1+HFREQ_PLL)
式中fOP的單位為MHz。若HFREQ_PLL=O，系統工作于433 MHz頻段，頻點間隔100 kHz，頻段范圍為422．4～473．5 MHz；若HFREQ_PLL=1，系統工作于868／915MHz，頻點間隔200 kHz，頻段范圍為844．8～947 MHz。由此可見，如果系統程序按照跳頻圖案產生的偽隨機數設置CH_NO，則nRF9E5可以分別實現2個頻段512個頻點的抗干擾跳頻通信。
nRF9E5內部集成的無線收發器采用半雙工的方式工作，工作方式由TRX_CE和TX_EN控制位決定，如表2所列。TRX_CE控制無線收發器處于休眠模式還是工作模式，當TRX_CE=l時，TX_EN決定無線收發器的接收和發送狀態。無線收發器具有ShockBurst的特性，可實現高速的數據傳輸并在發送和接收模式之間快速轉換，與射頻數據相關的協議由片內nRF905收發器自動處理。nRF9E5只用簡單的SPI接口與收發器進行數據傳輸。在ShockBurst接收方式下，當收到一個有效地址的射頻數據包時，地址匹配寄存器位(AM)和數據準備好寄存器位(DR)通知片內MCU把數據讀出。在ShockBurst發送方式下，nRF905自動給要發送的數據加上前綴和CRC校驗。當數據發送完后，數據準備好寄存器位(DR)會通知MCU數據已經處理完畢。具體的收發流程如圖3和圖4所示。
評論