基于MRF24J40的IEEE802.15.4無線收發器電路設計

　1 IEEE802.15.4收發器芯片MRF24J40

　　IEEE802.15.4 無線收發器MRF24J40芯片內部包含有SPI接口、控制寄存器、MAC模塊、PHY驅動器四個主要的功能模塊，支持 IEEE802.15.4，MiWiTM，ZigBee等協議，工作在2.405～2.48 GHz ISM頻段，接收靈敏度為-91 dBm，最大輸入電平為+5 dBm，輸出功率為+0 dBm，功率控制范圍為38.75 dB，集成有20 MHz和32.768 kHz主控振蕩器，MAC/基帶部分采用硬件CSMA-CA結構，自動ACK6和FCS檢測，CTR、CCM和CBC-MAC模式采用硬件加密(AES- 128)，電源電壓范圍為2.4～3.6 V，接收模式電流消耗為18 mA，發射模式電流消耗為22 mA，睡眠模式電流消耗為2μA。

　　MRF24J40 采用6 mm×6 mm QFN-40封裝，引腳端封裝形式如圖1所示。圖中：引腳端RFP和RFN分別為芯片的RF差分輸入/輸出正端和負端，兩者都是模擬輸入/輸出端口，與系統天線相連接;VDD為電源電壓輸入引腳端，每個電源電壓輸入引腳端都必須連接一個電源去耦電容;GND為接地引腳端，必須低阻抗的連接到電路的接地板;GPIOO～GPIO5是通用數字I/O口，其中GPIO0也被用來作為外部功率放大器使能控制，GPIO1和GPIO2也被用來作為外部TX/RX 開關控制;RESET為復位引腳端，低電平有效;WAKE為外部喚醒觸發輸入端;INT為到微控制器的中斷引腳端;SDO，SDI，SCK和CS是 MRF24J40的SPI接口輸入輸出引腳端，其中SDO是MRF24J40的串行數據輸出，SDI是MRF24J40的串行接口數據輸入，SCK是串行接口的時鐘，CS是串行接口使能控制引腳端;LPOSC1和LPOSC2為32 kHz晶振輸入正端和負端;OSC1和OSC2為20 MHz晶振輸入正端和負端;CLKOUT為20/10/5/2.5 MHz時鐘輸出端;LCAP引腳端用來連接一個180 pF的PLL環路濾波器電容;XIP和RXQP為接收I通道和Q通道輸出正端。

　　2 MRF24J40構成的IEEE802.15.4無線收發電路

　　MRF24J40 構成的IEEE802.15.4無線收發電路如圖2所示，各電源電壓引腳端根據需要分別連接了27 pF，10 nF，100 nF，2.2μF去耦電容器。RF差分輸入/輸出正端RFP和負端RFN通過L3，L4，G37和C43組成平衡一不平衡變換電路，將MRF24J40的 RF差分輸入/輸出形式轉換為單端輸入/輸出形式。L1，C23和C33構成π型匹配電路，使平衡一不平衡變換電路阻抗與天線的阻抗相匹配。LPOSC1 和LPOSC2引腳端連接32 kHz晶振和電容，構成32 kHz時鐘振蕩器電路。OSC1和OSC2引腳端連接20 MHz晶振和電容，構成20 MHz時鐘振蕩器電路。產生的時鐘信號作為芯片內部時鐘信號，并可以提供給外部的微控制器使用。

　　引腳端RESET，WAKE，INT，SDO，SDI，SCK，CS連接到微控制器，在微控制器的控制下完成數據的收發。

　　3印制電路板(PCB)設計

　　3.1 PCB設計基本要求

　　MRF24J40構成的IEEE802.15.4無線收發電路工作頻率范圍為2.405～2.48 GHz，對PCB的設計有十分高的要求。PCB采用4層結構，如圖3所示，分別為信號層，RF接地層，電源布線層和接地層，采用FR4材料。

上一頁 1 2 下一頁