基于ARM與WindowsCE的LCD顯示器設計
加入技術交流群
p_GPIORegs->GPDR1|=(XLLP_GPIO_BIT_L_DD0|XLLP_GPIO_BIT_L_DD1 |XLLP_GPIO_BIT_L_DD2|XLLP_GPIO_BIT_L_DD3
|XLLP_GPIO_BIT_L_DD4|XLLP_GPIO_BIT_L_DD5)；
p_GPIORegs->GPDR2|=(XLLP_GPIO_BIT_L_DD6|XLLP_GPIO_BIT_L_DD7
|XLLP_GPIO_BIT_L_DD8|XLLP_GPIO_BIT_L_DD9
|XLLP_GPIO_BIT_L_DD10|XLLP_GPIO_BIT_L_DD11
|XLLP_GPIO_BIT_L_DD12|XLLP_GPIO_BIT_L_DD13
|XLLP_GPIO_BIT_L_DD14|XLLP_GPIO_BIT_L_DD15)；
p_GPIORegs->GAFR1_U=(p_GPIORegs->GAFR1_U~(XLLP_GPIO_AF_BIT_L_DD0_MASK|XLLP_GPIO_AF_BIT_L_DD1_MASK|XLLP_GPIO_AF_BIT_L_DD2_MASK|XLLP_GPIO_AF_BIT_L_DD3_MASK|XLLP_GPIO_AF_BIT_L_DD4_MASK|XLLP_GPIO_AF_BIT_L_DD5_MASK))|XLLP_GPIO_AF_BIT_L_DD0|XLLP_GPIO_AF_BIT_L_DD1|XLLP_GPIO_AF_BIT_L_DD2|XLLP_GPIO_AF_BIT_L_DD3|XLLP_GPIO_AF_BIT_L_DD4|XLLP_GPIO_AF_BIT_L_D；
在WindowsCE下都使用虛擬地址，經過一個映射函數將用到的物理地址轉化為虛擬地址，這是WindowsCE操作系統所要求的，映射地址的函數為BOOL MapVirtualAddress()。
按照屏的顯示模式來配置LCD控制寄存器，其中包括配置LCD控制信號的模式,通過參看IntelPXA270的數據手冊和一系列的計算，在掌握TFT LCD時序圖的基礎上進行參數配置：
L_FCLK為幀時鐘；L_LCLK_A0為行時鐘；L_BIAS為時鐘使能；L_PCLK_WR為像素時鐘，LDD17:0>為像素點數據，在本設計中我們只用到了LDD15:0>。
ENB：LCD數據使能位 HSP：水平時鐘信號電壓極性
0------LCD不可用 0------水平時鐘為高電平有效
1------LCD使能 1------水平時鐘為低電平有效
PCP：像素時鐘電壓極性
0------像素數據在數據引腳為上升沿時采樣
1------像素數據在數據引腳為下降沿時采樣
(1)行列的定義：
PPL： LCD屏的水平像素點的個數。根據LCD屏的長度來確定其值的大小。
PPL =行寬-1
在本設計中，行寬為800，那么PPL=800-1；
LPP： LCD屏的垂直像素點的個數。根據LCD屏的寬度來確定其值的大小。
LPP=列高―1
在本設計中，列高為480，那么LPP=480―1；
(2)L_PCLK_WR：
VCLK是LCD控制器的時鐘信號，此信號是LCD控制器和LCD驅動器之間的象素時鐘信號，VCLK計算時需先了解LCD屏所要求的幀速率的范圍，并由此設定一個在幀速率范圍內的值為CLKVAL，VCLK與CLKVAL之間的關系可用如下公式計算：VCLK(Hz)=HCLK/(（CLKVAL +1)x2)
最小的CLKVAL為0，最大的CLKVAL由幀速率決定[8]。
(3)各種延時的取值：
BFW：一幀開始時所需要的延時長度
EFW：一幀結束時所需要的延時長度
VSW：幀同步信號VSYNC的寬度定義
BLW：一行開始時所需要的延時長度
ELW：一行結束時所需要的延時長度
HSW：行同步信號HSYNC的寬度定義
4 結束語
基于嵌入式處理器IntelPXA270和WindowsCE進行LCD顯示器設計，采用LCD驅動TFT顯示屏，顯示模式是主動的單掃描彩色模式，像素深度為16位的RGB格式，屏的大小為800×480。通過充分利用IntelPXA270的硬件資源,用IntelPXA270 控制彩色顯示屏,顯示亮度達100尼特，在LCD 高亮度的情況下顯示器的功耗小于365 mW ,克服了一般TFT LCD 高亮度伴隨著高功耗的矛盾；支持用戶定制的TFT 液晶屏上實現WindowsCE 界面的圖形顯示；由于設計的硬件驅動電路只需LCD控制器給出幀同步信號、行同步信號、像素時鐘、數據使能信號和RGB數據信號，因此，設計的驅動電路能靈活地移植到不同平臺。
評論