PowerPC嵌入式系統中的以太網接口設計

l 引 言
PowerPC是1993年IBM，Apple和Motorola公司(其半導體部門現在分拆為Freescale公司)聯盟的共同設計的。PowerPC技術以RISC(精簡指令集計算機)為基礎，該技術由IBM的POWER(性能優化的增強RISC)體系結構而來。因PowerPC芯片具有高性能和低功耗的特點，主要應用在嵌入式系統。MPC7410是新一代G4處理器，通過加入A1tiVec技術，處理能力達到4G FLOPS，而1．8V的低電壓操作大大降低了芯片的功耗，提高了系統的穩定性。MPC7410內部主頻最高為500 MHz，每個時鐘周期最多可以執行8條指令，其中包括4條矢量運算(A1tiVec)指令和2條整型指令。系統采用MPC7410為核心處理器搭建嵌入式系統硬件平臺。利用Tsi107芯片組的PCI接口連接以太網。網口是系統非常重要的通信接口，通常情況下操作系統映像的下載以及與外界的通信都是通過以太網口進行的。文中介紹了以太網接口硬件設計和VxWorks BSP的開發。

2 系統結構概述
整個系統結構框圖如圖1所示。

在系統中使用了Motorola公司的RISC處理器Pow―erPC7410作為核心處理器，該處理器具有高性能和低功耗的特點，外接一個2 MB L2作為二級緩存，以提高運算速度。以Tundra公司為PowerPC專門設計的橋芯片／存儲器控制器Tsil07作為北橋芯片，利用60X總線和MPC7410相接，用以把60X總線信號轉化為PCI總線信號，并管理FLASH和SDRAM。此設計充分利用60X總線高數據傳輸速率和優秀的連接性能，發揮了MPC7410的高可靠性和強大的處理能力，使該硬件平臺具有很高的性能。

3 Tsil07的PCI接口
Tsil07的PCI接口與PCI 2．1規范兼容。使用一個32位地址／數據復用線。在PCI總線和處理器或本地memory之間提供內部緩沖。處理器讀和寫操作分別有1個32 B緩沖，memory操作具有2個32 B讀緩沖和2個32 B寫緩沖。PCI總線使用中央仲裁方式，每一個master都有它自己的請求(REQ)和獲得(GNT)信號。可通過一個簡單的請求――獲得握手獲得總線的控制權。仲裁在前一個訪問時發生，故不會占用PCI總線的周期。
Tsil07為自身和另外最多5個PCI總線master提供總線仲裁邏輯，可通過設置PCI仲裁控制寄存器(PACR)的位15決定是否使能(置為1)或禁止(置為O)片內PCI仲裁器。在復位信號(HRESET)為高時采集SDMA9以確定片內PCI仲裁器被使能(低)或禁止(高)。
片內PCI仲裁器使用一個可編程的、兩級、round―robin仲裁算數邏輯，5個外部master的每一個，加上Tsi107使用PACR中的適當位被編成2個優先級，高或低。低優先級組在高優先級組中共同占用一個總線請求傳輸通道。系統中如果有N個高優先級設備和M個低優先級設備，則每一個高優先級設備最少會得到總線傳輸，每個低優先級的設備最少會得到總線傳輸。

4 地址映射關系
根據Tsi107在電路中所起的作用它的工作方式可以分為2種，host mode和agent mode。在host mode，Pow―erPC是整個板子的主CPU，Tsi107管理整個系統的Memory和PCI總線。在agent mode，PowerPC系統是一個PCI設備，Tsi107負責和PCI主橋通信，管理這個PCI設備局部的memory。整個PowerPC系統受PCI主橋管理。在本系統中Tsi107工作在host mode。Tsil07在host mode時可采用2種地址映射方式，map A和map B。在復位時通過地址映射配置引腳SDBA0選擇地址映射方式。如果Tsi107工作在host mode并且SDBA0上拉，則Tsil07使用map B。建議不使用map A，使用map B時，PowerPC和PCI的地址映射關系如表1所示。