ARM中斷處理的安全性與高效性研究
加入技術交流群
為了減少上述高優先級中斷的延遲，特別引入了基于優先級的可重人性中斷。它的原則是：在中斷服務程序中只允許高于本中斷的其他中斷源予以請求中斷，因此一個高優先級的中斷將比一個低優先級的中斷優先得到服務，這是大多數嵌入式系統中所必需的。采取的方法是，當某優先級中斷發生時，在其中斷處理程序中可以使用屏蔽位將低于或等于該優先級的中斷予以屏蔽。特別需要注意的是，在退出本中斷時要恢復原中斷寄存器的值。在此假設有這樣幾個中斷寄存器(其實ARM的很多處理器都有此類的中斷控制寄存器)：IRQMask，中斷源屏蔽寄存器；IRQStatus，中斷標志寄存器；IRQClear，清除中斷標志寄存器。同時假設中斷的優先級是從高位(bit31)到低位(bitO)遞減的，那么首先可以預定義如下的屏蔽變量值：本文引用地址：http://www.czjhyjcfj.com/article/152438.htm
本程序的上下文保存與可重人中斷處理基本相同。增加的部分在于中斷屏蔽碼的查詢與設置，相應的處理步驟可以參考圖4。
結 語
本文重點研究了ARM處理器在多種中斷處理中上下文保存的安全與高效性，結合處理器結構圖和程序代碼分析了各種中斷的處理方案。對ARM處理器具有通用價值而不受不同廠商硬件的局限。
文中涉及的程序源代碼都在ADSl．2開發環境和SEP4020開發評估板上測試過。實驗證明此中斷處理技術是安全高效的。
評論