基于雙DSP的實時圖像處理系統

實時圖像處理技術在目標跟蹤、機器人導航、輔助駕駛、智能交通監控中都得到越來越多的應用。由于圖像處理的數據量大,數據處理相關性高,實時的應用環境決定嚴格的幀、場時間限制,因此實時圖像處理系統必須具有強大的運算能力。各種高性能DSP不僅可以滿足運算性能方面的需要,而且由于DSP的可編程性,還可以在硬件一級獲得系統設計的極大靈活性。為了獲得足夠的計算能力,我們以兩片TMS320C6201作為系統的運算中心構筑了實時圖像處理系統;為了獲取最的靈活性,在系統體系機構上采用了一種可重構的FPGA計算系統模型。

1 功能強大的TMS320C6x

TMS320C6x系列DSP是TI公司TMS320家庭中最新推出的產品之一。由于應用一種高性能的先進VLIW（Very Long Instruction Word）的VelociTI TM體系結構,因此可以更好地應用在一些多通道多功能的系統中。

VelociTI TM是一種提高處理器指令級并行程度的先進的VLIW技術。并行機制是DSP的處理性能超過其它超標量結構的處理芯片的力工具,正是由于在指令并行、流水結構、部件并行等方面的并行操作,使得TMS320C6x能夠達到1600MIPS的運行速度。

TMS320C6x系列的DSP芯片結構不同于一般的DSP,屬于類RISC結構,從而使它的C編譯器具有很高的效率,因此稱之為面向C語言結構的DSP芯片。這使得其在絕大多數應用中,可以采用C語言編寫TMS320C6x程序,從而充分利用大量的C描述的算法程序,并獲得遠勝于傳統DSP程序的可維護性、可移植性、可繼承性,縮短開發周期。

2 FPGA計算系統模型

FPGA是二十世紀80年代后期出現的新型的大規模可編程器件,由邏輯單元和互連線網絡兩部分組成,兩者均可編程。邏輯單元能完成一些基本操作。邏輯單元經互連線網絡互連,通過對基本邏輯塊互連線網絡編程,可以實現非常復雜的邏輯功能。由于FPGA是基于SRAM結構的器件,所有可編程邏輯加載在芯片內部的SRAM上,因此可以通過一定的步驟在系統運行時進行編程來改變該器件的功能,從而實現更大的靈活性。

而

在通常的并行系統設計,微處理器在空間維上是固定的,而在時間維上是可變的;而連接的專用芯片在空間維和時間維上都是固定的。這樣的系統往往只能適用于特定應用場合下的特定算法。為了使系統具有更加優良的性能和靈活性,隨著可編程器件FPGA的應用深入,一種新的通用處理模塊結構呈現在我們面前――FPGA計算系統結構。圖1給出了抽象的FPGA計算系統模型,該模型由微處理器、FPGA以及存儲器等三部分構成系統的核心。FPGA計算系統就是充分利用FPGA的高集成度和硬件可編程性在系統中用FPGA實現除了必要模塊（如微處理器和存儲器等）之外的其它邏輯和硬件互連,從而使系統具有空間上的可編程性。系統的空間可編程性是FPGA計算系統引入的新特征。它是指通過對FPGA的重新編程和配置來改變系統體系結構等一系列硬件邏輯結構。系統的空間可編程性是系統可重構的前提,它使得硬件系統的設計趨于軟件編程化。然而需要指出的是,由于FPGA內部結構的完全分布性和內部單元的百分之百的互連連通性,系統的硬件互連編程不象由中央處理單元引起的軟件編程那樣可以充分總結指令集。但在具體的系統設計中,可以根據實際的數據流結構進行部分限制,這樣可以為用戶提供一些可選擇的重構方案,方便用戶使用。

3 基于FPGA計算系統模型的雙DSP實時圖像處理系統