SOPC的運動視覺處理系統

CSC（Color Space Convertorr）是 Altera公司提供的 MegaCore IP庫文件中的一個專門用于圖像色彩空間轉換的 IP核，與軟件轉換相比，其具有明顯的速度優勢和靈活性：

● 每個時鐘周期完成一個像素點的轉換

● 在 Stratix系列 FPGA中，時鐘頻率大于 200MHz

● 支持 RGB和 YCbCr、YUV之間的互換

● 用戶可以自定義轉換矩陣的相關系數

● 支持有符號數和無符號數

輸入輸出的數據寬度為 2～32b

4 RAM數據緩沖區

Stratix II系列 FPGA最多包含有 9Mb的片上 RAM。這些 RAM采用 TriMatrix存儲結構，包括三種大小的嵌入式存儲器塊，分別為： 512b的M512塊，4Kb的M4K塊和512Kb的M-RAM塊，每個都可以配置支持各種特性，如單端口 RAM，雙端口 RAM，FIFO等，為大存儲量應用提供解決方案。

5 外部存儲器和外設接口

Stratix II系列 FPGA為外部存儲器的可靠數據傳送而進行了優化設計，支持最新的存儲接口訪問片外存儲器。開發人員使用 Stratix II先進的器件特性和可定制的 IP核，能夠快速和方便地將各種大容量存儲器件集成到復雜的系統設計中。Stratix II支持各種最新的存儲接口。Stratix II系列 FPGA片內處理器與外設之間是通過 Avalon交換式總線連接的。 Avalon交換式總線是 Altera開發的一種專用內部連線技術，使用最少的邏輯資源來支持數據總線的復用、地址譯碼、等待周期的產生、外設的地址對齊、中斷優先級的指定等。外設接口可定制的 IP核有 USB、I2C、Ethernet、PCI等控制器，這些 IP核大多是由第三方提供的，可以免費試用，也可支付部分費用購買。本系統采用的 USB2.0控制器和以太網接口控制器均由 Mentor公司提供。

6 時鐘管理電路

Stratix II系列 FPGA具有多達 48個高性能的低偏移全局時鐘，它可以用于高性能功能或全局控制信號；多達 12個可編程鎖相環（ PLL），具有完備的時鐘管理和頻率合成能力，包括時鐘切換、PLL重配置、擴頻時鐘、頻率綜合、可編程相位偏移、可編程延遲偏移、外部反饋和可編程帶寬。Stratix II有兩類通用的 PLL：增強型 PLL和快速型 PLL。增強型 PLL功能豐富，支持外部反饋、擴頻時鐘、可編程帶寬等；快速型 PLL針對高速差分 I/O接口進行了優化，具有動態相位調整（ DPA）功能。這些高速時鐘網絡和豐富的 PLL結合起來，為系統在最小的時鐘偏移下工作提供有力的保證。

7 SoPC的其他組成部分

FPGA配置接口用于 SoPC的配置、編譯和在線調試； LCD顯示接口可以外接液晶顯示屏；報警信號是在檢測和識別出運動目標時，發出的聲音或光電信號，可用于安防；標準I/O口則是預留的，用于日后的升級擴展。