基于嵌入式的電纜故障檢測儀設(shè)計

　　A／D轉(zhuǎn)換電路如圖3所示。探測脈沖及回波信號需要轉(zhuǎn)換成適合A／D芯片電壓水平的信號后再進行采樣。脈沖在輸入運算放大器之前進行了鉗位處理，采用兩組倒置的二極管并聯(lián)，避免脈沖過高而擊穿運算放大器。

圖3 A／D轉(zhuǎn)換電路

　　3.4 時鐘信號的產(chǎn)生

　　檢測脈沖的產(chǎn)生、ADC08100的采樣，以及異步FIFO的數(shù)據(jù)緩存構(gòu)成了一個高速A／D數(shù)據(jù)采集系統(tǒng)。這對于各種信號的時間配合要求很高，需要專門的時鐘單元來配合，以使電路工作在正確的時序之下。在FPGA中可方便地定制時鐘模塊來產(chǎn)生A／D采樣時鐘、異步存儲器的讀寫時鐘，以及脈沖發(fā)生模塊的計數(shù)時鐘。所有的時鐘都是由一個高速的時鐘來實現(xiàn)同步的，并且整個系統(tǒng)是在同一個啟動信號下同步運行的，從而保證了采樣的時序要求。

　　3.5 電源模塊

　　系統(tǒng)中既有模擬電路又有高速數(shù)字電路，使用電源種類復(fù)雜，存在+5 V、+3.3 V、+1.2 V、-5 V等多種電源信號。在電路板設(shè)計制作中既要減小高頻數(shù)字信號對模擬信號的電磁干擾，又要避免各種電源之間的干擾，因此需合理規(guī)劃模塊布局及布線走向以提高信號穩(wěn)定性。

　　4 軟件設(shè)計

　　軟件設(shè)計主要包括FPGA的開發(fā)應(yīng)用、應(yīng)用程序設(shè)計以及液晶顯示器的驅(qū)動程序設(shè)計等。

　　4.1 FPGA開發(fā)應(yīng)用

　　現(xiàn)場可編程邏輯器件FPGA（Field Programming Gate Array）具有高密度、高速度、低功耗、功能強大等特點。在此系統(tǒng)中采用了Altera公司的CycloneII系列器件來實現(xiàn)高速的數(shù)據(jù)采集、存儲功能，是在QuartuslI 7.1軟件中使用硬件描述語言VHDL來設(shè)計完成的。高密度可編程邏輯器件的設(shè)計流程包括：設(shè)計準(zhǔn)備、設(shè)計輸入、設(shè)計處理和器件編程4個步驟，以及相應(yīng)的功能仿真（前仿真）、時序仿真（后仿真）和器件測試3個設(shè)計驗證過程。

　　本設(shè)計中，主要包括Nios微處理器、脈沖發(fā)生、高速時鐘以及高速數(shù)據(jù)存儲FIFO等模塊的設(shè)計。

　　4.2 應(yīng)用程序設(shè)計

　　應(yīng)用程序控制檢測任務(wù)的啟動和結(jié)束、脈沖發(fā)送接收模式的選擇、A／D采樣數(shù)據(jù)的處理計算、故障性質(zhì)和位置的判斷以及結(jié)果輸出等。

　　5.結(jié)語

　　本文提出了基于Nios軟核的電纜故障檢測儀設(shè)計方案。對于脈沖反射法檢測故障的具體實現(xiàn)，提出了基于現(xiàn)場可編程邏輯器件的高速采樣系統(tǒng)的設(shè)計思路，并在此基礎(chǔ)上對系統(tǒng)進行了全面的設(shè)計。仿真和試驗結(jié)果表明，該系統(tǒng)能夠?qū)崿F(xiàn)對電纜的斷路、短路等故障的檢測，具有在線監(jiān)測、易于控制的優(yōu)點，以及靈活和良好的擴展功能。