基于S3C2440的LED背光源節電系統設計方案

引言

節能環保技術是當前世界所關注的焦點，在液晶顯示模組中，背光源的功耗最高可占總功耗的50%以上。尤其在10in 以下顯示產品如手機、PDA、MP3 等便攜式設備中，基本采用電池供電，功耗問題尤為突出。為有效降低液晶顯示器背光源的亮度，以達到節電目的，本文在ARM 開發平臺上實現了一種基于直方圖變換的背光源調光方法，實驗證明，本文提出的方法在失真度為5%的情況下可實現背光節電約35%.

1 背光源調光方案

以TFT 液晶面板結構為例，包括背光、偏光片、液晶陣列、彩色濾光片等部分，人眼所感知的顯示圖像為上述各部分的綜合效果。假設背光亮度歸一化后設為b(為[0,1]區間實數)，0 對應于背光關閉情況，1 對應于背光發光亮度最大情況。若光源為LED,則b 的調節可包括電流脈寬調制、電流幅度調節等方法。

假設以圖像為8bit 灰度圖進行討論，f(x,y)表示圖像中某點(x,y)的灰度值，x、y 為該點坐標。則該點位置的液晶透過率可表示為：

t (x,y)=f(x,y)/255 (1)

該圖像點可被觀測到的亮度L(x,y)為背光源發光和液晶透過率的綜合效果，可表示為背光亮度b和液晶透過率t (x,y)的近似線性組合：

L(x,y) =b·t (x,y) =b·f(x,y)/255 (2)

根據視覺光效一致性的要求，必須尋找一種方法使像素灰度值在增大(以補償背光b 變小)的時候盡量不飽和。為達到這個目的，本文首先將圖像灰度值范圍先限制在一定區間，然后再對直方圖進行拉伸，以實現像素灰度值的增大。圖像直方圖由門限fgl 和fgh 進行裁剪，使圖像中的某些點被鉗位于fgl 和fgh,該圖像的灰度區間限制于[fgl,fgh],背光源調光問題轉化為這幅直方圖經過裁剪的圖像應當如何進行調整，使得它的背光能盡量降低亮度。

顯然對固定的失真度，fgl 和fgh 可以有多種取值，這里取值方式應滿足公式(3)：

min (fgh- fgl ) (3)

這樣處理的目的是將圖像灰度區間限制在一個最小范圍內。

公式(3)實現后，下一步對直方圖進行線性搬移，使灰度整體向暗區域移動fgl.這樣圖像灰度區域由[0,255]區間內的原分布，被壓縮在[0,fgh- fgl]區間。

假設背光變暗，此時應對圖像進行灰度拉伸，以彌補背光導致的亮度損失。若采取線性拉伸方法，顯然拉伸的最大倍數為255/(fgh- fgl)，此時像素灰度不會飽和，則背光亮度可由1 降低為(fgh- fgl)/255.根據公式(2)，經過處理后的圖像在背光調節前后視覺效果不變。

2 硬件和軟件實現方案

本實驗采用mini2440 開發板進行驗證，mini2440是一款低價實用的ARM9 開發板，處理器為三星S3C2440(ARM920T,最高主頻可達532MHz)。液晶屏支持黑白、4 級灰度、16 級灰度、256 色、4,096 色STN 液晶顯示，尺寸從3.5~12.1in,屏幕分辨率可以達到1,024×768 像素，實驗采用了3.5in LED 背光TFT液晶屏。

實驗中根據圖像算法計算圖像的灰度值，通過對顯示圖像的直方圖進行裁剪，使之限定在一定范圍內，其后進行直方圖拉伸，再由計算公式(fgh- fgl)/255 計算出背光源的顯示亮度，并控制背光源脈寬調制輸出脈沖的占空比，實現背光源LED 的亮度調節。硬件框圖如圖1 所示。

2.1 LED 背光源驅動設計

設計采用恒流型LED 驅動，輸出電流穩定，保證了背光LED 的亮度恒定，方便通過更改相關的外圍電阻來確定輸出電流的大小，并具有高靈敏度的開關控制功能，能實現通過PWM 來控制LED 的亮度。

AMC7140 是大功率的LED 恒流驅動芯片，寬電壓輸入DC 范圍為5~50V, 輸出電流最大達700mA, 適合驅動1W、3W、5W 的LED 燈，TO- 252- 5L 封裝，帶PWM CONTROL 端(OE 引腳)。如圖2 所示是AMC7140 的引腳圖，其中引腳1 是電源輸入;引腳2 是輸出電流的控制端，通過一個高精度的電阻Rset 接地實現對電流的控制，電流Iset=1.2V/Rset,輸出電流Iout=500×Iset;引腳3 接地;引腳4 是PWM 控制端，高電平有效;引腳5 是輸出端。AMC7140 的應用電路如圖3 所示。

2.2 基于S3C2440 的PWM 控制的實現

S3C2440 有5 個16bit 定時器。定時器0、1、2、3 有脈寬調制功能(PWM);定時器4 是內部定時器，沒有輸出引腳;定時器0 有死區發生器，常用于大電流設備中;定時器0、1 共用一個8bit 預脈沖分頻器，定時器2、3、4 共用另外一個。每個定時器都有一個時鐘分頻器，它可以產生5 種分頻信號(1/2、1/4、1/8、1/16 和TCLK)。每個定時器模塊從自己的時鐘分頻器獲取時鐘信號，時鐘分頻器從相應的8bit 預脈沖分頻器中獲取時鐘。這個8bit 預脈沖分頻器是可編程的，并依據TCFG0 和TCFG1 寄存器中的值對PCLK進行分頻。定時器被使能之后，定時器計數緩沖寄存器(TCNTBn)中的初始值就被加載到遞減計數器中， 定時器比較緩沖寄存器(TCMPBn) 中的初始值就被加載到比較寄存器中，以便與遞減計數器的值進行比較。這種TCNTBn 和TCMPBn 的雙緩沖特點使得定時器在頻率和占空比變化時輸出的信號更加穩定。每個定時器都有一個自己的時鐘驅動的16bit 遞減計數器，當計數器減到0 時，產生一個定時器中斷請求，以通知CPU 定時器操作完成，同時定時器計數緩沖寄存器的值被再次自動加載到遞減計數器繼續下次操作。然而，如果在正常模式下清除定時器TCONn 的使能位，TCNTBn的值將不再加載進計數器，TCNTBn 的值常用于PWM.當遞減計數器的值等于比較寄存器的值，定時器控制邏輯改變輸出電平，因此，比較寄存器決定了PWM 輸出的開啟和關閉。

設置一個定時器，首先初始化TCNTBn 和TCMPBn,在初始化定時器時，主要設定以下幾個寄存器(以定時器0 為例)：