Altera推出Quartus II軟件v13.0

　　Altera公司日前宣布推出Quartus^® II軟件13.0版，這一軟件實現了性能最好的FPGA和SoC，提高了設計人員的效能。28 nm FPGA和SoC用戶的編譯時間將平均縮短25%。與以前的軟件版本相比，該版本可以將面向高端28 nm Stratix^® V FPGA的，最難收斂的設計編譯時間平均縮短50%。Quartus II軟件v13.0支持面向Stratix V FPGA的設計，實現業界所有FPGA中最快的Fmax，比最相近競爭產品有兩個速率等級優勢。

　　這一版本還增強了包括基于C的開發套件、基于系統/IP以及基于模型的高級設計流程：

　　· OpenCL的SDK為沒有FPGA設計經驗的軟件編程人員打開了強大的并行FPGA加速設計新世界。從代碼到硬件實現，OpenCL并行編程模型提供了最快的方法。與其他硬件體系結構相比， FPGA的軟件編程人員以極低的功耗實現了很高的性能。請參考今天的新聞發布，了解面向OpenCL的SDK的詳細信息，以及關于Altera最近發布的面向OpenCL的電路板合作伙伴計劃的詳細信息。

　　· Qsys系統集成工具提供對基于ARM^®的Cyclone^® V SoC的擴展支持。現在，Qsys可以在FPGA架構中生成業界標準AMBA^® AHB和APB總線接口。而且，這些接口符合ARM的TrustZone^®要求，支持客戶在安全的關鍵系統資源和其他非安全系統資源之間劃分整個基于SoC-FPGA的系統。

　　· DSP Builder設計工具支持系統開發人員在DSP設計中高效的實現高性能定點和浮點算法。新特性包括更多的math.h函數，提高了精度，增強了取整參數，為定點和浮點FFT提供可參數賦值的FFT模塊，還有更高效的折疊功能，提高了資源共享能力。