CEVA推出MUST多內核系統技術

　　全球領先的硅產品知識產權(SIP)平臺解決方案和數字信號處理器(DSP)內核授權廠商CEVA公司發布一系列先進處理器和多內核技術，進一步提升用于包括無線終端、室外小型基站(small cell)、接入點、城區(Metro)和宏基站等高性能無線應用的CEVA-XC DSP架構框架。新提升特性包括：全面的多內核特性、高吞吐量矢量浮點處理和一整套提供高功率效率硬件-軟件區分的協處理器引擎。CEVA與領先的OEM廠商、無線半導體廠商和IP合作伙伴密切合作，一起定義和優化這些技術。

　　市場分析機構The Linley Group高級分析師J. Scott Gardner評論道：“除了在無線基帶設計中提升性能并降低成本和功耗外， CEVA-XC架構新的提升為SoC設計人員提供了在多內核設計中開發和優化高速數據流的全面環境。而且，使用ARM最新的互連和一致性協議，以及先進的自動數據通信管理器和動態調度(dynamic scheduling)軟件框架，使得CEVA成為現今唯一能夠支持如此廣泛基于DSP的多內核SoC的DSP授權許可廠商。結合矢量浮點支持和廣泛的協處理器引擎，CEVA-XC架構框架含括了用于廣泛的用戶設備和基礎設施應用的所有基本DSP平臺組件。”

　　MUST™ - 先進多內核系統技術

　　CEVA的MUST™是基于高速緩存的多內核系統技術，帶有先進的高速緩存一致性、資源共享和數據管理支持。最初用于CEVA-XC，MUST™支持在對稱的多處理或非對稱的多處理系統架構中集成多個CEVA-XC DSP內核，以及廣泛的多內核DSP處理專用技術。這些技術包括：

• 使用共享任務庫的動態調度
• 通過軟件定義的基于硬件事件調度
• 任務和數據驅動共享資源管理
• 帶有完全高速緩存一致性的先進存儲器層次結構支持
• 無軟件干涉的先進自動控制數據通信管理，以及
• 基于任務評價(task-awareness)的專用優先區分方案

　　為了推動包含ARM^®處理器和多個CEVA DSP的先進多內核SoC的開發，CEVA已經增加了用于ARM AXI4互連協議和AMBA 4 ACE高速緩存一致性擴展的廣泛CEVA-XC架構框架支持。這顯著簡化了SoC設計的軟件開發和調試過程，同時減小軟件高速緩存管理開支以及處理器周期和外部存儲器帶寬。這樣的好處是在SoC中的處理器之間形成更緊密的集成，從而提升整個系統的能效和性能。

　　完全支持矢量浮點處理

　　LTE-Advanced 和802.11ac標準利用多輸入多輸出(MIMO)處理，系統利用多個天線來傳輸和接收數據。為了在處理這些復雜數據流時達到超高精度和最佳性能，除了傳統的定點功能之外，CEVA在CEVA-XC矢量處理器單元中增加了浮點處理支持。浮點處理備有完全的矢量組件支持，在每個內核周期中處理多達32個浮點運算，以期滿足最嚴苛的無線基礎架構應用的性能要求，除了這些提升，CEVA推出用于高指標MIMO的專用指令集架構(ISA)，包括802.11ac 4x4用例支持，進一步擴展技術領導地位。

　　用于無線調制解調器的全套超低功耗協處理器

　　為了進一步優化先進無線系統的低功耗和性能，CEVA推出了一整套緊耦合擴展(tightly-coupled extension, TCE)協處理器單元，這些協處理器滿足了調制解調器的功能需求，通過使用與CEVA-XC緊耦合的硬件來實現更高性能，目前CEVA的TCE包括：

• 最大似然MIMO檢測器(MLD)
• 3G de-spreader單元
• 帶有NCO相位檢測的FFT
• DFT
• Viterbi
• HARQ組合，以及
• LLR壓縮/解壓縮

　　這些緊耦合擴展采用DSP存儲器和協處理器之間獨特的自動低延遲數據通信管理來實現，以期最大限度地減少DSP干預，并且實現真正的并行協處理功能。CEVA將這些TCE作為完全集成和優化的調制解調器參考架構的一部分來提供，針對面向用戶設備、基礎架構和Wi-Fi應用的獲授權廠商，旨在降低總體功耗并大幅減少客戶的開發成本和上市時間。

　　CEVA市場營銷副總裁Eran Briman評論道：“ 今天推出的一系列用于CEVA-XC的技術將大幅改善面向無線應用的多內核DSP SoC設計的性能、降低功耗、并縮短上市時間。在制訂規范過程中，我們與手機和基礎架構市場的業界領導廠商密切合作，確保我們的IP超越無線行業所需的嚴苛規范要求。我們結合MUST多內核系統技術，支持矢量浮點運算，同時全面支持ARM最新互連協議和大型特定功能緊密耦合擴展集，進一步增強了CEVA在通信DSP技術方面無與倫比的領導地位，并且為開發用于LTE-Advanced、Wi-Fi等應用的高性能系統提供了全面的解決方案。”