28納米FPGA: 降低功耗 提高帶寬

　　低功耗和高帶寬是下一代高端設計的兩個主要需求。對全球范圍多個應用領域的調研表明，以相同甚至更低功耗及成本來實現更大的帶寬已成為大勢所趨。現在應對帶寬不斷增長的技術是演進中的40G和100G系統(以及即將出現的400G系統)。設計下一代FPGA來滿足目前對寬帶和低功耗需求的難度越來越大。

　　選擇合適的工藝技術

　　采用更小的工藝結構總是能夠提高集成度，降低功耗，性能會優于前一代產品，28nm工藝也不例外。28nm工藝具有明顯的性能優勢，但是，要充分發揮這些優勢，需要為28nm工藝創造合適的環境。Altera選擇TSMC28nm高性能(28HP)HKMG工藝，借助與TSMC長達17年的合作關系，優化StratixVFPGA低功耗工藝。28HP工藝同時支持StratixVFPGA，提供28Gbps高功速收發器，適用于超寬帶應用。

　　特別需要指出，Altera與TSMC密切協作，定制開發低漏電流晶體管，在各種StratixV功能模塊中使用這些晶體管，在相對性能要求不高的地方降低功耗。此外，Altera定制了28HP工藝來實現可編程功耗技術，這是降低靜態功耗的關鍵創新。而且，Altera利用28HP工藝提供的低電壓，大幅度降低功耗，而且對性能沒有影響。

　　FPGA體系結構創新

　　以下將以Altera最近的四代Stratix系列FPGA為例，說明FPGA的體系結構創新。

　　StratixVFPGA基于StratixIVFPGA的高性能體系結構，通過關鍵體系結構創新，前所未有地提高了系統集成度，實現了非常靈活的系統，幫助設計人員獲得更大的帶寬，更低的功耗。這些創新包括引入嵌入式HardCopy模塊、28G收發器以及部分重新配置功能。

　　嵌入式HardCopy模塊用來實現硬核或者需要消耗大量邏輯的模塊，例如接口協議、特定的功能應用和專業定制IP等。StratixVFPGA集成的這些特性使得這款FPGA可以應用于眾多大帶寬的應用，例如，PCIExpress(PCIeR)Gen1/Gen2/Gen3和40G、100G等。

　　嵌入式HardCopy模塊使用戶能夠提高FPGA容量，在單芯片中集成更多的功能，不會增加功耗和成本。如果芯片中沒有包含嵌入式HardCopy模塊，那么隨著FPGA設計密度的加倍，設計人員必須使用較大的FPGA，不但增加了成本，而且靜態功耗也增加了一倍。

　　利用StratixVFPGA中豐富的硬核IP模塊，設計人員顯著降低了設計的功耗和成本，同時滿足了目標應用的寬帶要求。與軟核邏輯實現相比，使用硬核IP實現的設計功耗低65%，性能提高2倍，可以確保達到時序收斂。此外，硬核IP模塊使設計人員能夠使用密度較小的FPGA，這也達到了降低成本和功耗的目的。

　　Altera在28nm引入的另一關鍵創新是高功效28Gbps高速串行收發器。這些28Gbps收發器設計用于芯片至芯片或者芯片至模塊的數據傳輸，用于滿足固網市場光模塊接口向28Gbps的發展趨勢。

　　部分重新配置功能是指能夠重新配置部分FPGA，而器件其他部分仍然正常運行。設計人員使用這一特性的一個主要優勢在于降低了器件密度，從而減小了功耗，降低了成本。這一技術的重要應用包括可重配置通信系統以及高性能計算平臺。