全景圖像實時展開在FPGA上的實現

　　摘要：全景攝像機可以使用一個攝像頭獲取周圍360°的環境信息，與以往的多攝像機獲取方法相比大大節省了硬件資源，并且在還原全景圖時避免了多畫面拼接產生的“鬼影”問題。但由于反射式全景攝像機獲取的畫面為極坐標視圖，為適應人眼觀察習慣需要對其進行展開。本文在FPGA上實現了對反射式全景圖像的實時展開，在27MHz系統時鐘的驅動，生成122萬像素的展開圖像達到了21.97fps的幀速。

　　關鍵詞：全景攝像機;FPGA;嵌入式系統

　　目前，全景技術的研究主要將注意力集中在集合變換算法和鏡頭矯正算法的改進，對實時性問題研究較少。本系統利用FPGA對圓形極坐標圖像進行實時展開。

　　系統總體設計

　　本系統在以EP2C70 FPGA芯片為核心的DE2-70開發板上實現，系統主要模塊如圖1所示。

　　(1)視頻采集模塊：將ADV7180芯片輸出的數字視頻信號采集到SDRAM中緩存，并獲取相應的控制信號。

　　(2)VGA控制模塊：將已經處理好的數字視頻信號輸出到ADV7123，之后進入VGA顯示器進行顯示，并生成VGA控制信號和坐標信號。

　　(3)展開算法模塊：利用VGA控制模塊產生的坐標信號對極坐標數字視頻信號進行展開操作，生成矩形視頻信號。

　　系統模塊設計

　　根據系統框圖，本系統可分為以下幾個主要模塊：視頻采集模塊、展開算法模塊和VGA控制模塊。系統時鐘為ADV7180產生的27MHz像素時鐘，保證了采集與處理的同步進行。

　　視頻采集模塊

　　視頻采集模塊接收由ADV7180芯片串行輸出的格式為ITU-R BT.656、分辨率為720×525的數字視頻信號，并提取信號中有效像素信息，同時將其轉換為分辨率為640×480的數字視頻信號，存入SDRAM中，之后，再提取緩存中數據轉換為適合VGA顯示的RGB信號傳輸到后續模塊。

　　ITU-R BT.656解碼器

　　ITU-R BT.656協議以27MHz速率復用傳送數字視頻數據，其順序是：Cb，Y，Cr，Y，Cb，Y，Cr，?? 其中，Cb，Y，Cr 這三個字指的是同一個像素的亮度和色差信號，之后的Y 對應于下一個像素的亮度。Y、Cb、Cr在傳輸中數據量的比為Y:Cb:Cr=4:2:2。另外，信號同時包括相應的場、行信號。ITU-R BT.656解碼器的目的是將ADV7180芯片產生的ITU-R BT.656協議數據流中的8位像素信息提取出來，并根據協議中的控制信號生成相應的行列掃描信號與像素有效信號。在提取像素信息的同時，將數據存儲順序變換為：Y，Cb，Y，Cr，Y，Cb，Y，Cr??。在存入SDRAM時，偶數地址存儲{Y，Cb}，奇數地址存儲{Y，Cr}。

　　SDRAM控制器

　　SDRAM控制器采集ITU-R BT.656解碼器輸出的像素信號，將其存入DE2-70開發板上的IS42S16160B SDRAM中。系統將其設計為一個四端口控制器，包括兩個讀口和兩個寫口，并且使用108MHz時鐘驅動SDRAM控制器和SDRAM芯片，保證在分頻之后，每一個讀寫端口的頻率為27MHz，與像素時鐘同步。