賽靈思收購美國AutoESL設計科技A

　　全球可編程平臺領導廠商賽靈思公司(Xilinx, Inc)宣布收購高層綜合技術領先公司美國AutoESL設計科技有限公司。

　　通過增加高層綜合技術，賽靈思進一步擴展了其技術基礎和產品組合，使得公司能夠把可編程平臺的優勢帶給更廣泛的企業用戶群體，即那些習慣用 C、C++ 和 System C 語言進行高層抽象設計的系統架構師和硬件設計人員。同時，這也將使得賽靈思可以滿足客戶對工具日益提高的需求，支持電子系統級 (ESL) 設計方法，滿足當今現場可編程門陣列 (FPGA) 領域復雜的設計需求。

　　AutoESL 的旗艦高層綜合工具 AutoPilot， 已經被行業領先的半導體和系統公司廣泛應用于提高生產率和加速視頻、無線以及高性能計算應用領域產品的上市進程，這些領先的公司中有 25 家以上都是賽靈思的客戶或聯盟計劃成員。此次收購AutoESL， 賽靈思旨在通過其旗艦型6 系列和 7 系列 FPGA， 以及新型可擴展式處理平臺提升設計者的生產力和創新。

　　賽靈思公司全球市場營銷高層副總裁Vin Ratford 指出：“賽靈思多年來一直在培育發展高層綜合技術。2006 年，我們啟動了 ESL 計劃，旨在幫助業界改進結果質量，簡化和抽象設計流程，建立互操作性，并提高嵌入式處理流程。近期，我們聘請有關單位進行了一項獨立研究，評估高層綜合工具。根據伯克利設計技術公司 (BDTI) 和賽靈思研究實驗室 (Xilinx Research Labs) 進行的基準測試，就高數據路徑強度要求的 DSP 設計而言，AutoPilot的結果質量顯然已達到甚至超過了手工編碼的寄存器傳輸級 (RTL) 代碼水平。我們很高興 AutoESL 團隊加入賽靈思。通過強強聯手，我深信，我們將實現提供基于FPGA的電子系統級設計的承諾。”

　　賽靈思未透露此次收購的具體條款。目前AutoESL位于加利福尼亞州 Cupertino 總部和中國北京的大部分員工都將成為賽靈思員工。

　　伯克利設計技術公司創始人兼總裁 Jeff Bier 在《賽靈思中國通訊雜志》(2010 年第36期)上指出：“此前，利用在 FPGA 上手工編寫的 RTL 代碼實現的要求較高的應用，都能實現相對較出色的結果質量，不過生產力較低，而在 DSP 處理器上實現的應用雖然生產力較高，但結果質量卻相對較差。”

　　“對于很多系統設計人員來說，到底是采用可編程 DSP 處理器還是 FPGA，開發時間是一個關鍵因素。我們的評估結果顯示，針對 BDTI Optical Flow Workload 等應用而言，采用高層綜合工具的新方法在很大程度上能避免這一問題。”

　　伯克利設計技術公司制定了 BDTI 高層綜合工具認證計劃，提供客觀、可信的數據和分析，來幫助 FPGA 領域高層綜合工具的潛在用戶快速了解這些工具的功能及局限性。如欲了解更多詳情，敬請參見 BDTI AutoPilot 基準測試結果和 BDTI 高層綜合白皮書。

　　關于面向賽靈思 FPGA 的 AutoPilot 高層綜合工具

　　AutoPilot 高層綜合工具專門針對賽靈思 FPGA 架構進行了精心優化，可智能生成寄存器傳輸級 (RTL) 代碼，從而獲得最佳結果質量，滿足吞吐量、功耗、面積和時序等設計目標。此外，還可充分發揮采用 C、C++ 或 SystemC 語言進行較高抽象級設計工作的優勢，大幅縮短驗證時間。

　　賽靈思新型 Virtex-7 系列芯片產品支持多達 200 萬個邏輯單元和 4000 個DSP48E1 SLICE。AutoPilot 高層綜合工具和即插即用型 IP 核的完美組合，將幫助用 C、C++ 或 SystemC 建模的客戶縮短開發時間。

　　采用賽靈思最新可擴展式處理平臺的嵌入式設計人員結合使用高層綜合技術，將能夠更加無縫地在 ARM Cortex-A9 MPCore 處理器和可編程邏輯之間進行設計分區。而 AutoPilot 和 ISE 設計套件的完美組合，將幫助系統架構師、硬件設計人員以及未來的嵌入式軟件開發人員結合采用串/并行處理技術，讓嵌入式系統輕松執行日益復雜的功能，從而滿足全球嵌入式系統所面臨的嚴峻系統要求挑戰。

　　專門針對賽靈思 FPGA 架構優化的新版 AutoPilot 產品將于 2011 年上半年開始向客戶供貨。今后，AutoPilot 產品將成為賽靈思 ISE 設計套件軟件的選項之一。

　　關于賽靈思的平臺戰略

　　考慮到當前可編程平臺的復雜性以及賽靈思要滿足的多樣化應用要求，我們已不可能再通過單一的設計流程或環境來滿足每個設計人員的需求。系統設計人員、算法設計人員、軟件編碼人員和邏輯設計人員都有各自的特點，個性十足，因而對設計方法和相關設計環境有著獨特的要求。

　　賽靈思的平臺戰略不是提供固定的工具，而是提供針對不同用戶特點量身定制的方法和設計流程。隨著設計抽象由組件級的 HDL(VHDL/Verilog)上升到系統級，C、C++、SystemC 和 MATLAB 得到了最廣泛的使用。

　　我們最后得到的結果是根據每個用戶特點定制的方法和完整的設計流程，這樣的結果能提供整套的設計創建、設計實現和設計驗證。即插即用型 IP 核、目標參考設計、開發板、以及賽靈思聯盟計劃生態系統提供的設計服務與支持等相結合，將為客戶提供一個充分應用賽靈思可編程平臺優勢的強大的基礎。