集成式解決方案提高功率調(diào)節(jié)器的效率

　　引言

　　通信電路板常常采用負(fù)載點(diǎn)(PoL)DC-DC轉(zhuǎn)換器來(lái)為數(shù)字IC (FPGA、DSP 及 ASIC) 供電。一般而言，一個(gè)48V的背板采用中間總線架構(gòu)(IBA)作為電路板的輸入電源，為不同負(fù)載點(diǎn)(PoL)供電，而中間電壓通常選為12V(見(jiàn)圖1)。這種傳統(tǒng)方案包含一個(gè)分立式PoL，該P(yáng)oL是以分立的方式使用控制器、驅(qū)動(dòng)器和MOSFET。由于該方案需要額外的設(shè)計(jì)和制造時(shí)間，故半導(dǎo)體供應(yīng)商目前開(kāi)始轉(zhuǎn)而采用完全集成的調(diào)節(jié)器解決方案，以期縮短上市時(shí)間，減小PCB空間，并使終端應(yīng)用達(dá)到更高的效率水平。本文探討了這種傳統(tǒng)方案，并對(duì)這一種可為設(shè)計(jì)人員和消費(fèi)者帶來(lái)巨大優(yōu)勢(shì)的新興方案進(jìn)行了分析。

　　傳統(tǒng)方案

　　在過(guò)去兩年中，數(shù)字IC的輸入電壓大幅下降。1.8V的內(nèi)核電壓降至目前的1.2V，并將很快在2009年底或2010年初降至1V。這種電壓下降趨勢(shì)使得本地PoL轉(zhuǎn)換器的作用更加重要，這種轉(zhuǎn)換器必須通過(guò)減小PCB上的銅跡線長(zhǎng)度來(lái)提供這種極小的壓降。因此，數(shù)字IC的電源應(yīng)該緊靠控制器/驅(qū)動(dòng)器放置;而分離的MOSFET則圍繞在IC四周，以保證設(shè)計(jì)的緊湊性。通常，設(shè)計(jì)都采用相同的版圖，而 MOSFET會(huì)根據(jù)所需負(fù)載電流的不同而調(diào)換。而隨著電路板上這些數(shù)字IC增多，其所需的獨(dú)立輸出電壓數(shù)目也在不斷增加，使得這一難題更為突出。由于PCB板上集成的功能越來(lái)越多，板上的單路輸出電壓最近已從4個(gè)輸出增加到8個(gè)。

　　新興方案

　　由于存在這些棘手的問(wèn)題，許多同時(shí)擁有IC控制器和MOSFET專業(yè)技術(shù)的半導(dǎo)體供應(yīng)商現(xiàn)在開(kāi)始把這些功能集成在一個(gè)封裝內(nèi)。這個(gè)產(chǎn)品組合通常具有相同的MLP封裝和引腳輸出，但能夠提供不同的負(fù)載電流，這就提供了保持相同電路版圖但改變負(fù)載能力的靈活性。設(shè)計(jì)人員現(xiàn)在基本上能夠選擇一個(gè)封裝尺寸，通過(guò)調(diào)換產(chǎn)品就可以滿足其系統(tǒng)的特殊負(fù)載要求。