- 基于TSMC40LP工藝設計了一種新穎的溫度補償、高電源抑制比的帶隙基準源。本設計采用全MOSFET設計，工作于1.1 V電源電壓，通過將MOSFET偏置在零溫度系數工作點，并結合溫度補償技術和有源衰減電路，實現在-40 ℃~125 ℃內溫度變化系數為6.6 ppm/℃，低頻下電源抑制比為93 dB，高頻下電源抑制比為56 dB，與此同時，利用阻抗調試對環路穩定性進行了補償。
- 關鍵字：
帶隙基準 全CMOS 低電源電壓 曲率補償 高電源抑制比 零溫系數點 201804
高電源抑制比介紹
您好，目前還沒有人創建詞條高電源抑制比!
歡迎您創建該詞條，闡述對高電源抑制比的理解，并與今后在此搜索高電源抑制比的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
