- 靜態時序分析簡稱STA(Static Timming Analysis)，它提供了一種針對大規模門級電路進行時序驗證的有效方法。它指需要更具電路網表的拓撲，就可以檢查電路設計中所有路徑的時序特性，測試電路的覆蓋率理論上可以達到100%，從而保證時序驗證的完備性;同時由于不需要測試向量，所以STA驗證所需時間遠小于門級仿真時間。但是，靜態時序分析也有自己的弱點，它無法驗證電路功能的正確性，所以這一點必須由RTL級的功能仿真來保證，門級網表功能的正確性可以用門級仿真技術，也可以用后面講到的形式驗證技術。值
- 關鍵字：
fpga asic 靜態時序
- 摘 要 在集成電路設計技術已進入第四代的今天，一個電子系統或分系統可以完全集成在一個芯片之上，即系統芯片（SO ...
- 關鍵字：
片上系統 靜態時序
靜態時序介紹
您好，目前還沒有人創建詞條靜態時序!
歡迎您創建該詞條，闡述對靜態時序的理解，并與今后在此搜索靜態時序的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
