- 邏輯優化、邏輯布局和最小化互連延遲都是實現最大性能的重要工作。時序驅動綜合技術對設計性能提供了重大改進。影響時序驅動綜合的限制因素是估計布線延遲的精度。
- 關鍵字：
物理綜合 最小化互連延遲 Virtex
- 工藝技術的發展極大地提高了 FPGA 器件的密度。多個賽靈思? VirtexTM 系列中都包含了超過 1 百萬系統門的 ...
- 關鍵字：
設計性能 物理綜合 優化
- 這些技巧可幫助您利用實現工具獲得最大功效。
工藝技術的發展極大地提高了 FPGA 器件的密度。多個賽靈思® VirtexTM 系列中都包含了超過 1 百萬系統門的器件。這種器件密度的提高和 300 mm 晶圓片的使用，為 FPGA 批量生產創造了條件。 曾經只能使用 ASIC 來實現的設計現在可以在可編程器件中實現了。最新的 90 nm Virtex-4 器件提供了超過 200,000 個邏輯單元、6 MB 的塊 RAM和接近 100 個 DSP 塊。創建能夠有效利用這些器件中的可用
- 關鍵字：
物理綜合 消費電子 優化 消費電子
物理綜合介紹
您好，目前還沒有人創建詞條物理綜合!
歡迎您創建該詞條，闡述對物理綜合的理解，并與今后在此搜索物理綜合的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
