提升創造力的數字設計工具：FPGA Editor(08-100)

　　clk90_bufg的輸出要代替由原interface_clk驅動的IOB上的時鐘。要將IOB從原來的時鐘域中移開，需要定位IOB，標注時鐘輸入端衰減器并按下Delete鍵移除這一連接。這樣我們就可以將新的clk90_bufg時鐘連接到這兒，從而完成整個補丁。要連接BUFG (clk90_bufg)的輸出，按住Ctrl鍵不放，在窗口Array2中標注BUFG的輸出端衰減器并在Array1窗口中選擇IOB的時鐘輸入。松開Ctrl鍵，點擊鼠標右鍵顯示選項菜單并選擇Add。這樣就最終完成了BUFG輸出和IOB之間的連接，而IOB則用來驅動下游ASIC的新建接口，利用interface_clk90時鐘就可以正確地捕獲傳輸的數據。

　　這樣就完成了ASIC的補丁。現在重新運行設計規則(DRC)檢查器，確保沒有引入任何新的錯誤。在菜單條中點擊Tools →DRC →Run。

　　腳本完成并且沒有錯誤的情況下，就可以回到菜單選擇Tool →Script →End Recording。這將停止并關閉腳本記錄過程，下次需要這一ASIC補丁時你還可以重新利用這一腳本。一個不錯的方法是在文本編輯器中打開腳本文件，將所有GUI Post 和 Unpost命令去除。這些命令并不是必要的，而且留著它們還讓腳本難于閱讀。下面的文本就是我們ASCI補丁的腳本。 如前面所述，內容非常直接，易于讀取。

unselect -all
setattr main edit-mode Read-Write
add -s “BUFGCTRL_X0Y28” comp
clk90_bufg ;
setattr comp clk90_bufg type BUFG
unselect -all
select pin ‘BUFGCTRL_X0Y28.I0’
select pin ‘DCM_ADV_X0Y11.CLK90’
add
post attr net $NET_0
setattr net $NET_0 name
DCM_clk90_out
unselect -all
select pin ‘OLOGIC_X0Y2.CLK’
delete
unselect -all
select pin ‘ILOGIC_X0Y3.CLK’
delete
unselect -all
select pin ‘ILOGIC_X0Y3.CLK’
select pin ‘OLOGIC_X0Y2.CLK’
select pin ‘BUFGCTRL_X0Y28.O’
add
post attr net $NET_1
setattr net $NET_1 name
clk90_bufg_out
unselect -all
drc
save -w design “patch.ncd”
“patch.pcf”
exit
end

　　仔細看看腳本內容，看能否分辨出對應GUI中做的動作。

　　很重要的是，可以從GUI(在菜單條 Tool →Scripts →Playback下)中或命令行回放這一腳本。 要在編譯腳本中加入補丁，只需要增加下面一條命令就可以了：

　　fpga_edline yourdesign.ncd

　　yourdesign.pcf -p yourscript.scr

　　應當在布局布線(PAR)完成后再執行這一命令，即當NCD和PCF文件完成后。

　　FPGA Editor真的是一項強大的用戶工具，盡管并非每個人都希望或需要在設計過程中用到它。 但當需要一些特殊處理或需要在某些地方突破規則以使設計功能更強時，沒有其它工具能夠像FPGA Editor一樣提供如此強大的能力。你的FAE能夠向你展示其功能，展示FPGA Editor如何幫助你完成設計調試和驗證，當然還包括對規則的突破。