深入研究DDR電源(07-100)

　　總線信號以VTT電壓為中心上下擺動。當總線信號電壓超過比較器的閥值電壓時，它將輸出一個如圖所示的反向電壓。在這個系統(tǒng)中，比較器的閥值電壓為電源所提供的VREF電壓。

　　由于在比較器中存在滯回現(xiàn)象，信號的圖片將有一個時間偏移，如圖所示。

　　因此，在VIHmin 和VIlmax之間，仍保持著先前的VTT狀態(tài)。

　　VTT和VREF的電壓跟蹤

　　為了保持信號的目標特性，VTT和VREF必須跟蹤VDDQ。它們必須控制在1/2 VDDQ的范圍內(nèi)。

　　當VTT和VREF的跟蹤失效時，由于‘High ’和‘ Low ’的周期不同， 信號的目標特性將會惡化，從而引起定時漂移。

　　DDR1 SDRAM系統(tǒng)

　　在DDR1 SDRAM應(yīng)用中，VTT被用來從電源IC中獲取電壓，以給數(shù)據(jù)總線和地址總線提供電源。

　　如圖7所示，地址指令和控制線要求系統(tǒng)級端口接到一個等于1/2存儲器電源電壓(VDDQ)的電壓(VTT)。在中點具有端電壓，電源保證轉(zhuǎn)換時間的對稱。

　　VTT被用來從電源IC中獲取電壓，以給數(shù)據(jù)總線和地址總線提供電源。對于DDR1 SDRAM應(yīng)用中的地址總線控制信號和數(shù)據(jù)總線信號都有端接電阻。需要一個沒有任何的噪聲或者電壓變化的參考電壓(VREF)，用作DDR SDRAM輸入接收器，VREF也等于1/2 VDDQ。VREF的變化將會影響存儲器的設(shè)置和保持時間。

　　為了符合DDR的要求并保證最優(yōu)的性能，VTT和VREF需要在電壓、溫度和噪聲容限上進行嚴密的控制以便跟蹤1/2 VDDQ。

　　DDR2 SDRAM系統(tǒng)

　　我們將會看到兩個特別的例子，說明對于一個典型的DDR2系統(tǒng)，DDR總線如何連接。在下面描述的第一個存儲器應(yīng)用示例中。用于數(shù)據(jù)總線的VTT由VDDQ在存儲器內(nèi)通過ODT來生成。然而，有必要從電源IC中提供VTT來給地址總線控制信號。

　　注意：對于DDR2存儲器，內(nèi)置有數(shù)據(jù)總線的端接電阻，但是在DDR1存儲器的應(yīng)用中，仍需要用于地址總線控制信號的端接電阻。

　　現(xiàn)在，讓我們來看一種特殊情況，其中DDR2存儲器的應(yīng)用連接不需要VTT電源和端電阻，在這種情況下，當控制器和存儲器之間的地址總線控制信號的導(dǎo)線長度足夠短的情況(如小于63.5mm)；VTT的電源和端接電組是多余的。