意法半導體測試65nm硬盤驅動器物理層IP模塊

意法半導體宣布公司成功地制造出業內第一個新一代65nm串行接口MIPHY（多接口PHY）物理層接口IP（知識產權）模塊。ST設計這款宏單元旨在于將其與其它功能一起集成到支持3 Gbps和6 Gbps的移動和臺式計算機串行ATA（SATA）硬盤驅動器(HDD)的低功耗系統芯片(SoC)內。 

通過制造和驗證這款65nm接口設計，ST正在為今年下半年系統芯片向65nm技術過渡做準備，以便與客戶一起分享低功耗要求和更小的物理尺寸帶來的好處。經過驗證的IP模塊將大幅度壓縮新產品的上市時間，減少新的ASIC的開發成本。此外，這個新的宏單元的多標準功能(SATA第1代、第2代和第3代)將有利于設備制造商加快驗證針對不同市場的產品設計，創造大規模生產的經濟效益，同時通過優化工程資源來降低制造成本。

“ST的戰略是保持最先進的技術開發水平，為客戶提供最好的解決方案，”ST數據存儲產品部總經理Roberto Fantechi表示，“業內第一個65nm MiPHY模塊的發布為客戶提供了他們所需要的技術：針對增長最快的硬盤驅動市場優化的解決方案。” 

ST擁有一整套經過驗證的IP和創新技術相結合的硬盤驅動器知識產權組合，這個第四代MIPHY是其中的一個重要的IP模塊。該器件是在90nm PHY技術上的一次巨大的飛躍，裸片尺寸和功耗比上一代IP模塊分別減少35%和30%。在均衡電路和收發電路方面，因為架構經過進一步改進，抗抖動性能明顯增強，發送抖動現象減弱。這些優勢直接指向移動硬盤驅動器PC市場和成本敏感的臺式硬盤驅動器PC市場，在這兩個市場上，對于系統制造商而言，提供高性能、低功耗的產品是區別于競爭對手的一個重要因素。 

通過與戰略合作伙伴密切合作，滿足他們特殊的需求，ST開發出一整套65nm IP模塊組合，包括這個增強型的MiPHY IP模塊和下一代讀通道IP模塊，并計劃在下一代65nm系統芯片內集成這個IP組合中的模塊。

物理層的宏單元對來自和發送到驅動器的數據執行高速串行化和解串行化轉換功能，并提供一個20位寬的并行接口來連接鏈路層。在串行ATA應用中，宏單元可以執行主機或設備操作，無需增加外部組件即可直接驅動外部信號。