一種AT89S52的USB下載線設計

　　在圖2中，ALE接為低電平，表示一個獨立的地址和數據總線配置。PDIUSBD12的A0腳與80C51的任意一個I/O口相連。該端口控制PDIUSBD12的命令和數據狀態。80C51的多位地址和數據總線可直接與PDIUSBD12的數據總線相連。

　　80C51的頻率輸入可由PDIUSBD12的CLKOUT提供。

　　2.4下載線接口電路

　　下載線的電路由三個部分組成，分別是單片機控制部分、USB接口處理電路和下載線接口電路。

　　其中USB接口處理電路是采用D12芯片與系統控制單片機芯片的連接方式采用了模擬總線的方式進行連接，數據端口連接到單片機的P0端口，并在P0端口上接了一個上拉排阻實現了端口輸出高電平。將D12的讀寫控制分別接到P3.6和P3.7引腳，地址端A0接到P1.1引腳上。其時鐘信號從CLKOUT輸出，連接到單片機AT89S52的XTAL1上，作為單片機的時鐘信號，電路如圖3所示。

　　圖3 USB接口與控制單片機電路

　　下載線接口采用P2的部分引腳進行控制，分別是P2.0接OE端控制輸出端口是否有效，P2.1接SCLK、P2.3接MOSI、P2.5接MISO構成模擬SPI接口，P2.7控制目標芯片的RESET引腳使其進入串行下載模式。另外，保留了P30和P31作為異步串行通信端口，作為系統調試端口，P15、P16、P17和RESET與VCC、GND連接到系統控制芯片的程序下載接口。

　　為了保證在沒有寫程序時不影響單片機的工作，所有與單片機連接的下載線接口都應保持高阻狀態，在需要編程時又能夠將對應的電平影響單片機引腳，所以在設計中，參考了原altera并口下載線的接口電路，采用三態的總線驅動芯片74HC244作為下載線接口驅動電路。具體的接口電路如圖4所示。

　　圖4下載線接口電路。

　　下載線接口從1腳至6腳，依次是：地、復位、MOSI、MISO、SCK、VCC.

　　3 PCB設計

　　3.1調試端口

　　考慮到在具體調試時，下載線采用了串口作為調試端口，將從USB端口接收到的數據通過串口線重新發回計算機，在計算機中使用串口調試助手顯示內容。故將其振蕩脈沖由外部D12送過來的信號改為由單片機外接11.0592MHz晶振與振蕩電容產生的頻率，以滿足硬件調試需要。

　　3.2 PCB制作

　　在完成了電路原理圖的情況下，根據下載線電路原理圖設計了PCB電路圖，如圖5所示。圖5是一雙面的PCB，圖5(a)頂層線路，圖5(b)底層線路。

　　圖5(a)頂層線路

　　圖5(b)底層線路

　　在完成軟件設計后，用此下載線將單片機與計算機連接，很好的實現了程序下載。