怎樣為定時應用選擇合適的采用PLL的振蕩器

相位噪聲—怎樣才能知道基于PLL的振蕩器是否適合你的應用呢?使用示波器較容易觀察振蕩器的周期抖動。使用頻譜分析儀進行振蕩器相位噪聲測量。如果你沒有 頻譜分析儀，聯系你的頻率控制供應商進行相位噪聲測量。相位噪聲能夠通過應用所需的相關抖動合成帶寬，直接從相位噪聲圖表中計算出來。相位噪聲圖表也能顯 示參考時鐘的雜散性能。疊加在相位抖動上雜散信號能夠容易的進行測量，以確保應用需求得到滿足。相位噪聲圖表也顯示內部PLL的任何峰值影響。過阻尼的 PLL將展現出低峰值。

Silicon Labs提供了一個易于使用的在線抖動計算器，能夠把相位噪聲轉換為抖動。只需要簡單的輸入載波頻率和與其相關的相位噪聲特征數據，工具就能計算出時鐘的最終相位抖動、周期抖動和周期間抖動。基于Web的工具在Silicon Labs網站即可獲得。

總之，當今的可編程振蕩器提供了卓越的頻率靈活性、短期、可靠的交貨周期。然而，來自不同供應商的可編程振蕩器所提供的PLL性能差異可能相當大。對于包括 FPGA收發器和以太網PHY時鐘在內的高性能應用來說，可編程振蕩器能夠容易的通過對比數據手冊規范中的抖動參數進行評估。

在由振蕩器驅 動的帶有內部PLL的ASIC、SoC、FPGA或PHY應用中，重要的是確保參考振蕩器和SoC的組合不要產生抖動峰值。抖動峰值通常不會列在振蕩器數 據手冊中。一個簡單的解決方法是進行振蕩器的相位噪聲測量。這個相位噪聲分布將顯示對內部PLL的任何峰值影響，并且能夠容易的轉換成等效的時鐘抖動性 能。