基于FPGA的數(shù)字視頻接口轉(zhuǎn)換器設計

　　0 引言

　　隨著數(shù)字視頻傳輸技術(shù)的高速發(fā)展，DVI、Camera Link等數(shù)字視頻傳輸接口在商業(yè)PC、數(shù)字電視及工業(yè)相機等領(lǐng)域得到了愈來愈廣泛的應用。

　　不同接口的視頻信號在編解碼技術(shù)及數(shù)據(jù)同步等層面具有不同的格式，不能直接兼容，因此可知，視頻接口的轉(zhuǎn)換本質(zhì)在于對不同視頻格式的信號進行處理與轉(zhuǎn)換。然而，視頻信號的高帶寬、高頻率及大數(shù)據(jù)吞吐量等特點給視頻處理系統(tǒng)的性能提出了極大的挑戰(zhàn)，如何保證視頻處理的實時性，成為設計者必須首先解決的問題。

　　高性能FPGA具有片內(nèi)存儲器資源豐富，可編程硬件邏輯塊數(shù)量多，靈活性高，并行處理能力強等特性，使得設計者在信號處理任務上更具選擇性和創(chuàng)造性，無疑成為大帶寬數(shù)字視頻信號處理的理想選擇。本文針對某型仿真測試設備中視頻接口轉(zhuǎn)換的實際需求，研究了基于Altera公司CycloneⅢ 型FPGA的DVI接口視頻信號（1024×768@60Hz）到CameraLink接口視頻信號（1024×768@29.18Hz或320×256@50Hz）的轉(zhuǎn)換方法。

　　1 數(shù)字視頻接口基本原理

　　1.1 DVI接口標準

　　DVI標準是數(shù)字顯示工作組DDWG提出的新一代高性能數(shù)字視頻顯示接口技術(shù)。DVI接口采用類似于LVDS的最小變換差分信號TMDS技術(shù)進行高速信號傳輸，分為單鏈接和雙鏈接兩種方式。單鏈接DVI-D接口包含3路TMDS信號通道，1路TMDS時鐘通道。TMDS編碼技術(shù)將基色（R、G、B）信號以及同步信號編碼為串行的10位碼元，并經(jīng)過數(shù)據(jù)直流平衡，使像素數(shù)據(jù)與同步控制數(shù)據(jù)在同一對TMDS信號通道中分時傳輸。DVI接收器通過判斷數(shù)據(jù)使能信號DE的狀態(tài)來區(qū)分像素與同步數(shù)據(jù)。當DE信號為高電平時，表示當前鏈路編碼輸出的數(shù)據(jù)為像素數(shù)據(jù)；當DE信號為低電平時，表示當前鏈路像素數(shù)據(jù)無效，而同步控制數(shù)據(jù)有效。而且，像素數(shù)據(jù)與同步數(shù)據(jù)被編碼為不同的碼型，保證接受器可以無誤的恢復像素數(shù)據(jù)、像素時鐘和同步控制信號。

　　1.2 Camera Link接口標準

　　Camera Link接口標準由美國國家半導體公司提出的Channel Link技術(shù)標準發(fā)展而來[3].該標準基于LVDS技術(shù)且具有開放式的接口協(xié)議，使得不同廠家能夠保持產(chǎn)品的差異性，又能相互兼容。Camera Link標準采用5對LVDS通道（包括4對視頻信號通道和1對像素時鐘通道）來完成24位像素數(shù)據(jù)和4位同步控制數(shù)據(jù)的傳輸，驅(qū)動器將這些單端信號以7:1的比例轉(zhuǎn)換為LVDS信號串行傳輸，提高了信號的抗噪能力和傳輸速度。Camera Link數(shù)字像素數(shù)據(jù)為RGB格式；視頻同步信號則包括：幀有效信號FVAL,行有效信號LVAL,數(shù)據(jù)有效信號DVAL,備用信號Spare.

　　2 系統(tǒng)方案設計

　　本系統(tǒng)的功能是實現(xiàn)兩種接口不同格式的視頻信號轉(zhuǎn)換，具體包括視頻信號的幀頻轉(zhuǎn)換、分辨率轉(zhuǎn)換、色度空間轉(zhuǎn)換。

　　系統(tǒng)功能框圖如圖1所示。