基于FPGA的簡易頻譜分析儀的設計方案

　　3．2 直接數字頻率合成器DDS原理

　　用直接數字頻率合成器DDS(Direct Digital Synthesiz-er)原理實現掃頻信號的信號源主要由參考頻率源、相位累加器、正弦波采樣點存儲RAM、數模轉換器及低通濾波器構成。設參考頻率源頻率為fclk，計數容量為2N的相位累加器(N為相位累加器的位數)，若頻率控制字為M，則DDS系統輸出信號的頻率為fout=fclk/2N×M，而頻率分辨率為△f=fclk/2N。為達到輸出頻率范圍為5 MHz的要求，考慮到實際低通濾波器性能的限制，fclk為200 MHz，相位累加器的位數為32位。其中高10位用做ROM地址讀波表(1個正弦波周期采樣1 024個點)，頻率控制字也為32位，這樣理論輸出頻率滿足要求。

　　4 系統硬件設計

　　4．1 AGC電路

　　輸入信號經高速A／D采樣，信號幅度必須滿足A／D的采樣范圍，最高為2-3V，因此該系統設計應加AGC電路。AGC電路采用AD603型線性增益放大器。圖3為AGC電路。

　　4．2 A／D轉換電路

　　ADS2806是一款12位A／D轉換器，其特點為：無雜散信號動態范圍(SFDR)為73 dB；信噪比(SNR)為66 dB；具有內部和外部參考時鐘；采樣速率為32 MS／s。圖4為ADS2806的電路。為使A／D轉換更穩定，在A／D轉換器的電源引腳上增加濾波電容，抑制電源噪聲。該電路結構簡單，在時鐘CLK的驅動下，數據端口實時輸出數據，供FPGA讀取。

　　4．3 FPGA及外圍接口模塊

　　選用CycloneⅢ系列EP3C40F484型FPGA，該器件內部有39 600個LE資源，有1 134 000 bit的存儲器，同時還有126個乘法器和4個PLL鎖相環。由于該器件內部有大量資源，因而可滿足其內部實現數字混頻、數字濾波、以及FFT運算。FP -GA正常工作時，主要需要的外部接口有：時鐘電路、JTAG下載電路、配置器件及下載電路。圖5為FPGA的外圍接口電路。