并行NOR Flash在SOPC開發中的應用設計

　　引言

　　隨著FPGA技術的發展，出現了一種新概念的嵌入式系統，即SOPC（System On Programmable Chip）。SOPC技術融合了SoC和FPGA的優點，將處理器、片上總線、片上存儲器、內部外設、I/O接口以及自定義邏輯集成在同一片FPGA中，而且軟硬件可裁剪、可升級、可修改，具有軟硬件在系統編程能力，在保證高性能的同時具有非常高的靈活性。由于大部分功能部件在FPGA內實現，外部只需要很少的器件，如大容量的RAM、Flash、DAC、ADC等。在系統需要脫離計算機獨立運行時（絕大部分情況如此），非易失的存儲器件Flash是必不可少的。Flash可以用來存儲配置比特流、代碼、數據或參數等重要信息。本文以Intel StrataFlash 3V Memory系列的JS28F128J3D75并行NOR Flash（簡稱“J3D”）和Xilinx FPGA Spartan3E系列的XC3S1600E（簡稱“1600E”）為背景，在結合項目開發經驗和參閱相關文獻的基礎上，介紹了并行NOR Flash在SOPC開發中的4種不同應用。

　　1 存儲FPGA配置比特流

　　1600E工作在BPI（Bytewide Peripheral Interface）配置模式時，通過專門的引腳與J3D連接，這些引腳在配置完成后可以作為用戶I/O使用。連接時，大部分引腳參考1600E的數據手冊直接連接即可，但有些引腳需要特別注意。J3D有×8（數據總線寬度為8位）和×16（數據總線寬度為16位）兩種工作模式。配置時應工作在×8模式，配置完成后，根據需要可以設置為×8或×16模式。圖1為1600E與J3D引腳連接示意圖。

　　若配置后需要切換至×16模式，則需綜合考慮1600E的HSWAP腳。HSWAP接高電平時，1600E所有用戶I/O的內部上拉電阻禁用，HDC通過4.7 kΩ電阻接高電平，LDC2通過4.7 kΩ電阻接地，LDC1和LDC0通過4.7 kΩ電阻接高電平，同時這3個信號應分別連到J3D的BYTE#、OE#、CE0腳。這樣上電后的瞬間，J3D工作在×8模式，且因CE0腳被拉高而處于非選中狀態，不會導致對J3D的誤操作；然后在1600E的控制下進入配置狀態，配置結束可通過控制LDC2輸出高電平而將J3D切換為×16模式。HSWAP接低電平時，1600E所有用戶I/O的內部上拉電阻使能，LDC1、LDC0和HDC無需外接上拉電阻；而LDC2應接340 Ω的下拉電阻，以使上電后J3D工作在×8模式，從而順利進入配置狀態，配置結束后可將J3D切換為×16模式。

　　圖1 1600E與J3D引腳連接示意圖

　　若配置后工作在×8模式，則J3D的BYTE#腳接低電平，1600E的LDC2懸空。當HSWAP接高電平時，LCD1和LCD0分別連至OE#、CE0腳，同時應通過4.7 kΩ電阻上拉；HSWAP接低電平時，LCD1和LCD0不用上拉。

　　配置比特流文件首先通過iMPCT轉換成MCS文件，再通過PicoBlaze NOR Flash Programmer（http://www.xilinx.com/products/boards/s3estarter/files/s3esk_picoblaze_nor_flash_programmer.zip）下載到J3D中。

　　J3D可以同時配置多塊FPGA,也可對同一塊FPGA進行多比特流配置。例如先配置一個診斷測試比特流，測試成功后，再重新配置應用比特流。