瞬變光輻射信號探測的數據采集系統

　　3.1 自適應閾值設定

　　自適應閾值的設定是根據當前背景噪聲的大小進行現有閾值進行更新。系統默認的工作狀態是背景檢測模式，當采集到系統所要求的數據個數后，將這些數據求其有效值后乘以一個加權系數(一般情況下是5～10)作為當前的閾值。系統每隔一段時間給FPGA重新賦閾值。當所采集的數據的幅值連續超過當前閾值設定的次數時，此時系統判定當前的背景信號發生，FPGA控制切換相關的電路，啟動相關的電路工作。這樣做的目的是防止高能粒子撞擊光學鏡頭或是光罩，瞬間產生超過當前閾值的能量造成誤觸發。

3.2 變頻存儲的實現

　　為了減小信號處理的數據量，根據目標信號的特征，可采用變速率存儲技術。盡管所探測的瞬變光輻射信號的最高頻率一般在10 kHz左右，根據奈奎斯特采樣定理，采樣頻率只要在20 kHz以上即可以無失真的還原信號，但是所要探測的光輻射信號中有一些關鍵峰值到達時刻最小不到半個毫秒，高速率采樣有助于提高計算峰值到達時刻的精度，同時有利于提高A/D的信噪比。A/D采集系統初始的采樣頻率為200 kHz，每隔32個采樣點，存儲頻率下降50%。

　　在電路中采用的方法是：A/D轉換器按照固定的轉換頻率進行模擬量到數字量的轉換，通過FPGA控制數據的變速率存儲。其具體的VHDL設計步驟如下：

　　(1)實現采樣時鐘的逐次分頻;

　　(2)調整逐次分頻的占空比，以防止數據存儲錯誤;

　　(3)設計使能信號，實現對每組只存儲32點。

　　由于系統對目標信號采集時間長度是固定的，故變頻存儲的變頻次數是有限的。初始存儲時間間隔△t=0.01 ms，其變頻次數不超過16次。故本方案中設計一個16位計數器counter16，對200 kHz采樣時鐘計數。計數器counter16的第0～15位的輸出，即可以實現對200 kHz采樣時鐘的逐次二分頻。但是由于從counter16(1)開始，每個低位輸出時對應著K個有效數據，但存儲的數據只會是最后一個有效數據，這樣可能會造成數據存儲出錯，故需要對counter16(1)～counter16(15)進行占空比調整。將占空比從1：1調整為1：(2K-1)，其中K為整數(K=2～32 768)。調整占空比VHDL的思路為設計一個16位的counter16_v計數器，將counter16的相應位進行相與后賦給相應的counter16_v。

　　由于每組只存儲32個數據，因此對應每組還要設計相應的16 b使能信號dcnt。方法是對clk_200K計數，存儲開始后，開始64個clk_200K時鐘將第一組數據使能信號dcnt(o)置為高電平，然后保持低;接著對128個clk_200K時鐘將第二組數據使能dcnt(1)置為高電平，然后保持低。按照這種方法可將16個使能信號從dcnt(0)～dent(15)設置好。變頻存儲的使能頻率為ad_clk。