基于ADμC7020的高速誤碼測試儀
加入技術交流群
2．2 硬件設計
本文硬件設計僅列出Si5040和ADμC7020兩部分的原理圖。
2．2．1 Si5040
Si5040的PINl3和PINl4是參考時鐘輸入引腳。在此設計應用中使用Silicon Laboratories公司的SI534四頻晶體振蕩器(XO)，其工作頻率范圍10 MHz～1．4 GHz，RMS抖動低于O．3 ps，可提供高線性度的控制電壓及寬范圍的電壓增益選擇，并可以支持PECL、LVDS、CMOS和CML各種電平形式的輸出。
Si5040的通信接口支持I2C和類SPI模式。通過SPSEL(PIN9)來選擇使用接口的類型。當SPSEL置低電平時，使用I2C接口類型，PIN25(ser-ial data line，SD)and PIN24(serial clock input，SCK)作為I2C總線的SDA和SCL。當SPSEL置高電平時，使用類SPI接口類型。
Si5040在發端和收端都有可編程的碼型模式生成器和檢查器。發端信道使用TxtpSel寄存器，可配置成PRBS7、PRBS31或者64位用戶自定義碼型。
Interrupt、RX_LOL和Rx_LOS反映Si5040的工作狀態。由ADμC7020的I／O口來采樣其電平邏輯，由此反映Si5040的工作狀態。
TD+、TD-、TXDOUT+、TXDOUT-和RD+、RD-、RXDIN+、RXDIN-接入SMA頭，信號為差分CML信號。
Si5040原理圖如圖2所示。本文引用地址：http://www.czjhyjcfj.com/article/195192.htm
2．2．2 ADμC7020
使用JTAG仿真調試ADμC7020，其引腳為TMS、TDI、TCK、TD0、TRST。
使用ADμC7020的兩個I2C接口。P1．1和P1．2構成I2C總線O，ADμC7020作為I2C從機。上位機PC作為I2C主機。P1．3和P1．4構成I2總線1，ADμC7020作為I2C主機，Si5040作為I2C從機。
P0．6、P0．4和P0．5引腳作為輸入腳測試Si5040的狀態RX LOS、RX LOK和Interrupt。
P1．4、P1．5、P1．6、P1．7和P4．2引腳控制測試待測XFP模塊的各種狀態。
ADC0、ADC1和ADC2測量誤碼測試系統中有關電壓值+5 V、+3．3 V和+1．8 V的各電壓通道上的總電流值。
ADC3、ADC4和ADC12測量誤碼測試系統中XFP模塊的電壓值+5 V、+3．3 V和+1．8 V。
跳線接地時即P0．0接地，同時Flash 0x14地址的內容為0xFFFFFFFF時，在兩個條件同時滿足時，在ADμC7020復位時可自動進入Bootlo-ader程序(即在系統中編程ISP)，這樣可以不使用JTAG仿真器，以方便誤碼測試儀的ADμC7020的Firmware在線升級換代。
ADμC7020部分原理圖如圖3所示。
評論