高階累積量調制識別改進算法的FPGA實現

摘要：基于高階累積量的數字調制信號識別算法在低信噪比環境下識別率較低。針對這一問題，提出了高階累積量的改進算法，通過調整特征參數的判別順序先識別出MASK信號的方式，取得了較好的效果。討論了該算法的FPGA設計，并利用Virtex-4開發板對該設計進行硬件協同仿真測試。測試結果表明，該算法在低信噪比環境下對2ASK，4ASK，4PSK，16QAM信號的識別率有顯著提高。在信噪比為4dB時，對2ASK，4A-SK信號的識別率分別為93．4％，100％。在信噪比為2 dB時，對4PSK，16QAM信號的識別率最高，達到了99．7％。
關鍵詞：System Generator；FPGA；調制識別；高階累積量

0 引言
由于數字調制信號越來越多地應用于通信信號處理領域，因此對數字信號調制識別的研究也越來越多。傳統的調制識別的判決方法有：決策判決法、高階累積量算法和人工神經網絡算法等。但是決策判決法在低信噪比環境中識別率不高，而基于人工神經網絡的識別方法計算復雜度較高。信號的高階累積量算法具有很好的抗噪性能，故對基于高階累積量的通信信號調制識別算法的研究受到了廣泛重視。文獻利用高階累積量實現了對 2ASK／BPSK，4ASK，4PSK，2FSK，4FSK信號的分類。文獻利用四階和六階累積量實現了對 2ASK，4ASK，8ASK，QPSK，8P-SK，16QAM信號的分類。文獻利用二、四、六階累積量實現了對 2ASK／BPSK，4ASK，QPSK，2FSK，4FSK，8FSK，16QAM信號的分類。文獻對高階累積量的四階、五階累積量進行了優化和仿真，但是在低信噪比的環境下，對信號的識別率都不高。
在尋找更優識別算法的過程中，以往的研究更多的把注意力放在了識別算法上，而沒注重算法的硬件設計與實現。System Generator for DSP是Xilinx公司開發的一款理想的DSP開發軟件，它對數字信號處理單元進行系統建模，并將模型轉換成可靠的硬件實現，是連接數字信號處理高層系統設計與Xilinx FPGA實現的橋梁。針對上述問題，本文提出了高階累積量的改進算法，并在System Generator中實現了算法的FPGA設計。

1 高階累積量的改進算法
數字信號的調制識別通常經過三個步驟：接收信號預處理、特征參數提取和調制方式識別。然而實現信號調制識別的關鍵環節是從接收信號中提取出用于識別的特征參數。下面首先介紹高階累積量算法是如何提取用于調制識別的特征參數的。
1．1 特征參數的提取
首先給出高階矩的定義，對于一個具有零均值的復隨機過程X(t)，其p階混合矩可表示為：Mpq=E[X(t)p-qX*(t)q]。其中，*表示函數的共軛。然后定義高階累積量如下：

設信號的能量為E，利用文獻中提出的算術平均來代替統計平均的方法，計算各種數字調制信號的高階累積量，得到高階累積量的理論值，如表1所示。


從表1中可以看出，從信號的高階累積量中提取特征參數，可以實現大部分信號的分類，而由于2ASK和BPSK信號的各累積量值相同，故利用高階累積量無法實現其分類。MFSK的高階累積量也相同，直接利用累積量無法實現其類內識別。