基于FPGA的電臺接口轉換模塊設計

為實現該功能，需自定義一個計數器，初始值為0，計數器值定義在0到T(T>0)之間。若在加操作中使計數器值大于T，則將計數器值飽和到T；若在減操作中使計數器小于0，則將計數器值飽和到0。
第一步，檢測測量值是否過閾值。若過閾值，計數器值加m，進行第二步；若不過閾值，計數器值減n，進行第四步。
第二步，若計數器值大于T，則飽和到T值。進行第三步。
第三步，檢測計數器值，若計數器值等于T，則啟動輸出PTT控制信號，結束流程；若計數器值小于T，則維持上一次的PTT控制信號輸出狀態(tài)，結束流程。
第四步，若計數器值小于0，則飽和到0值。進行第五步。
第五步，檢測計數器值，若計數器值等于0，則取消輸出PTT控制信號，結束流程；若計數器值大于0，則維持上一次的PTT控制信號輸出狀態(tài)，結束流程。
在流程中，m，n值的選擇取決于信道上或者硬件本身干擾的大小。若沒有單頻信號而誤檢出單頻信號的錯誤概率比較大，則m的取值應較小；反之，若沒有單頻信號而誤檢出單頻信號的錯誤概率比較小，則m的取值可以較大。同理，若有單頻信號而未檢出單頻信號的錯誤概率比較大，則n的取值應較小；反之，若有單頻信號而未檢出單頻信號的錯誤概率比較小，則n的取值可以較大。
圖7所示，在CycloneⅢ實驗板運行時采用SignalTapⅡ對狀態(tài)機的各項內容進行驗證，保證狀態(tài)機運行良好。將相關程序下載到Cyclone-Ⅲ芯片里，實時采集音頻數據對狀態(tài)機進行分析。

在圖7中，mmod在一個采樣周期結束后ostart信號被觸發(fā)，其獲得的總能量為1 427，比預設閾值要低，因此ocounter1的狀態(tài)不變，仍保持在第0狀態(tài)，而ocounter2的狀態(tài)則由第3狀態(tài)跳到第2狀態(tài)，這實踐的結果和理論都是保持一致的，可以說明程序的正確性，狀態(tài)機運行正常。

6 結語
本文可以用于一切需要PTT信號端的設備上，應用極其廣泛，如：對講機、飛機場指揮塔的應答系統(tǒng)以及目前已在美國推出的PTT手機業(yè)務等均運用到該技術。而在做該課題時遇到一些問題，如：陷波濾波器其阻帶帶寬偏大，需要尋求一種更好的算法來解決其帶寬問題；其次，FIR消耗內存較大，這樣會消耗大部分的FPGA邏輯資源，會導致較大系統(tǒng)的資源不夠，因此需要設計更好的數據流結構和算法來處理這個問題。這將是筆者以后需要繼續(xù)研究學習的。