基于FPGA的交通信號燈控制系統
加入技術交流群
2 系統狀態分析
對設計要求進行分析可知，主、支干道交通燈變化順序應如圖2所示。本文引用地址：http://www.czjhyjcfj.com/article/190117.htm
狀態轉換如表1所示。
3 系統結構設計
根據要求，系統結構圖設計如圖3所示。時鐘脈沖由分頻器對晶振脈沖進行分頻產生。主控制器接收時鐘信號，并據此進行狀態轉換，同時輸出各狀態的時間。信號燈控制器根據主控制器產生的狀態量對主、支干道信號燈進行控制。由于主控制器輸出的時間信號為實數類型，因此還需設計分位器將其轉換為兩組BCD碼分別送至數碼管顯示。
4 VHDL設計實現
為便于系統實現，采用VHDL語言對各個模塊進行設計。主控制器為一計數器，輸入信號為秒脈沖，以70為一個周期，計數到1后，在下一個時鐘信號來到時，計數器復位，開始下一輪計數，如此往復。系統復位信號reset可使計數器從任意狀態復位至狀態S0，并重新開始計數。下面是主控制器的VHDL文件。其中clk和rst是時鐘和復位信號，state表示當前狀態，seg7a、seg7b分別表示主、支干道倒計時時間，temp為內置變量。
fpga相關文章:fpga是什么
評論