基于3GHz CMOS低噪聲放大器優化設計
加入技術交流群
在上述結構的基礎上加上偏置電路，并對電路結構進行優化調整，即可得到完整電路結構。本文所實現的電路結構如圖2所示。
圖2 LNA電路圖
晶體管M1和M2構成Cascode結構，由于此結構沒有考慮共源極和共柵極之間的匹配，所以在M1和M2之間加上電感Lm，可以提高兩級間的匹配[7]，這樣不僅提高了功率增益，而且噪聲系數也可以得到改善[8]。同時在M1的柵源之間并聯一個電容C2，用來調節柵源之間的電容Cgs，方便與Lg和Ls一起來實現輸入阻抗的匹配。
晶體管M3、M4和M1、M2共同組成共源共柵電流鏡[9]，作為偏置電路，且M3和M4的寬度相對應取較小的值，以減小偏置電路消耗的電流。電阻R2應取足夠大以減小偏置電路帶來的噪聲電流，電阻R1用來調整輸入晶體管M1的柵源電壓和漏極電流以確定靜態功耗，電容C1可以使得M2的柵極交流接電源電壓。Cin與Cout均為隔直電容。
3 LNA性能優化
3.1 輸入輸出匹配
帶源極負反饋的LNA輸入端的小信號等效電路如圖3所示，其中gm是M1的跨導，Cgs是M1的柵源電容Cgs1和C2并聯得到的。
圖3 源極負反饋結構的小信號等效電路
評論