基于FPGA的FIR濾波器設計與仿真

摘要：FIR數字濾波器以其良好的線性相位特性被廣泛使用，屬于數字信號處理的基本模塊之一。FPGA具有的靈活的可編程邏輯可以方便地實現高速數字信號處理。為了提高實時數字信號處理的速度，利用FPGA芯片內部的ROM實現一種查找表結構的FIR數字濾波器。并用MATAB對實驗結果進行仿真和分析，證明了設計的可行性。
關鍵詞：有限沖擊響應濾波器；硬件描述語言；查找表；現場可編程門陣列

0 引言
數字濾波器是數字信號處理的重要組成部分，其作用是從接收信號中提取出需要的信息同時抑制干擾，由于FIR濾波器的沖擊響應是有限長的，因而有可能做成具有嚴格線性相位的。通常用以下兩種方法來實現數字濾波器：一是把濾波器所要完成的運算編成程序并讓計算機執行，也就是采用計算機軟件實現；另一種是設計專用的數字硬件、專用的數字信號處理器或采用通用的數字信號處理器來實現。
常用的實時數字信號處理的器件有可編程的數字信號處理(DSP)芯片、專用集成電路(ASIC)、現場可編程門陣列(FPGA)等。在工程實踐中，往往要求對信號處理要有高速性、實時性和靈活性，而已有的一些軟件和硬件實現方式則難以同時達到這幾方面的要求。隨著電子信息技術的快速發展，很多信號處理器件開始用FPGA來取代傳統的實現方法。與傳統的實現方法相比，FPGA的顯著優點是它的并行處理特性，可以顯著提高濾波器的數據吞吐率。
隨著可編程邏輯器件和EDA技術的發展，使用FPGA來實現數字信號處理，既具有實時性，又兼顧了一定的靈活性。FPGA具有的靈活的可編程邏輯可以方便地實現高速數字信號處理，突破了并行處理、流水級數的限制，有效地利用了片上資源，加上反復的可編程能力，越來越受到國內外從事數字信號處理的研究者的青睞。

1 FIR濾波器的結構特點
數字濾波器通常分為有限沖擊響應(FIR)和無限沖擊響應(IIR)兩大類。FIR濾波器由以下幾個特點：
(1)系統的單位沖擊響應h(n)在有限個n值處不為零；
(2)系統函數H(Z)在|Z|>0處收斂，在|Z|>0處只有零點，有限z平面只有零點，而全部極點都在z=0處(因果系統)；
(3)結構上主要是非遞歸結構，沒有輸出到輸入的反饋，但有些結構(例如抽樣頻率結構)也包含有反饋的部分；
設FIR濾波器的單位沖擊響應h(n)為一個N點序列，0≤n≤N-1，則濾波器的系統函數為：

就是說它有N-1階極點在z=0處，有個N-1零點位于有限z平面的任何位置。
FIR濾波器有以下幾種基本結構：橫截型(卷積型、直接型)；級聯型；頻率抽樣型。這里，我們主要討論直接型FIR濾波器的實現。
式(1)的系統的差分方程表達式為：

很明顯，這就是線性移不變系統的卷積和公式，也是x(n)的延時鏈的橫向結構。

2 FPGA概述及特點
FPGA即現場可編程門陣列，是20世紀90年代發展起來的。大部分FPGA采用基于SRAM的查找表(look up table，LUT)結構，也有一些軍品和宇航級FPGA采用FLASH或者反熔絲工藝的查找表結構以提高可靠性。它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發展的產物，具有更高的集成度，更強的邏輯實現能力和更好的設計靈活性。FPGA由許多獨立的可編程邏輯模塊組成，用戶可以通過編程將這些模塊連接起來實現不同的設計。FPGA器件的產生將半定制的門陣列電路的優點和可編程邏輯器件的用戶可編程特性結合在一起。既解決了定制電路的不足，又克服了原有可編程邏輯器件門電路數量有限的缺點。
FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個新概念，內部包括可配置邏輯模塊CLB(Configurable Logic Block)、輸入輸出模塊IOB(InputOutput Block)和內部連線(Interconnect)三個部分。FPGA的基本特點如下。
(1)采用FPGA設計ASIC電路，用戶不需要投片生產，就能得到可用的芯片；
(2)FPGA內部有豐富的觸發器和I／O引腳資源；
(3)FPGA可做其他全定制或半定制ASIC電路的中試樣片；
(4)FPGA是ASIC電路中設計周期最短，開發費用最低，風險最小的器件之一。
(5)FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。
可以說，FPGA芯片是小批量系統提高集成度、可靠性的最佳選擇之一。隨著集成度密度的不斷提高，FPGA器件幾乎可以實現所有的數字電路功能。目前，器件集成度已經達到了數百萬門數量級，工作頻率可達300MHz以上。一般可在幾個小時或幾天內完成一個設計，并可隨時修改。這加速了產品設計開發的進程，免去了昂貴的ASIC(專用集成電路(器件半導體生產工藝費用及投資風險，因此，FPGA技術已經成為電子工程師不可缺少的好幫手。