精密SAR模數(shù)轉(zhuǎn)換器的前端放大器和RC濾波器設(shè)計

圖3. 采用16位1 MSPS ADC AD7980的RC濾波器

最小帶寬、吞吐速率和輸入頻率之間的這種關(guān)系說明：輸入頻率越高，則要求RC帶寬越高。同樣，吞吐速率越高，則采集時間越短，從而提高RC帶寬。采集時間對所需帶寬的影響最大;如果采集時間加倍(降低吞吐速率)，所需帶寬將減半。此簡化分析未包括二階電荷反沖效應(yīng)，它在低頻時變成主要影響因素。輸入頻率非常低時(10  kHz，包括DC)，容性DAC上建立的始終是大約100 mV的電壓階躍。此數(shù)值應(yīng)作為上述分析的最小電壓階躍。

多路復(fù)用  輸入信號很少是連續(xù)的，通常由不同通道切換產(chǎn)生的大階躍組成。最差情況下，一個通道處于負滿量程，而下一個通道則處于正滿量程(見圖4)。這種情況下，當多路復(fù)用器切換通道時，階躍大小將是ADC的滿量程，對于上例而言是5  V。

圖4. 多路復(fù)用設(shè)置

在上例中使用多路復(fù)用輸入時，線性響應(yīng)所需的濾波器帶寬將提高到3.93 MHz(此時階躍大小為5 V，而非單通道時的1.115  V)。假設(shè)條件如下：多路復(fù)用器在轉(zhuǎn)換開始后不久即切換(圖5)，放大器和RC正向建立時間足以使輸入電容在采集開始前穩(wěn)定下來。

圖5. 多路復(fù)用時序

對于計算得到的RC帶寬，可以利用表1進行檢查。從表中可知，要使?jié)M量程階躍建立至16位，需要11個時間常數(shù)(如表1)。對于計算的RC，濾波器的正向建立時間為11  × 40.49 ns = 445 ns，遠少于轉(zhuǎn)換時間710  ns。正向建立不需要全部發(fā)生在轉(zhuǎn)換期間(容性DAC切換到輸入端之前)，但正向和反向建立時間之和不應(yīng)超過所需的吞吐速率。對于低頻輸入，信號的變化率低得多，因此正向建立并不十分重要。

表1. 建立至N位分辨率所需的時間常數(shù)數(shù)目

計算出濾波器近似帶寬后，就可以分別選擇 REXT 和 CEXT 的值。上述計算假設(shè) CEXT = 2.7  nF，這是數(shù)據(jù)手冊所示應(yīng)用電路的典型值。如果選擇較大的電容，則當容性DAC切換回輸入端時，對反沖的衰減幅度會更大。然而，電容越大，驅(qū)動放大器就越有可能變得不穩(wěn)定，特別是給定帶寬下  REXT 值較小時。如果 REXT 值太小，放大器相位裕量會降低，可能導(dǎo)致放大器輸出發(fā)生響鈴振蕩或變得不穩(wěn)定。對于串聯(lián)  REXT較小的負載，應(yīng)采用低輸出阻抗的放大器來驅(qū)動?？梢岳肦C組合和放大器的波特圖執(zhí)行穩(wěn)定性分析，以便驗證相位裕量是否充足。最好選擇1 nF至3  nF的電容值和合理的電阻值，以使驅(qū)動放大器保持穩(wěn)定。此外務(wù)必使用低電壓系數(shù)的電容，如NP0型，以保持低失真。

REXT 的值必須能使失真水平保持在要求的范圍以內(nèi)。圖6顯示了驅(qū)動電路電阻對失真的影響與  AD7690輸入頻率的函數(shù)關(guān)系。失真隨著輸入頻率和源電阻的提高而提高。導(dǎo)致這種失真的原因主要是容性DAC提供的阻抗的非線性特性。

圖6. 源電阻對THD的影響與輸入頻率的關(guān)系

低輸入頻率(10 kHz)可以支持較大的串聯(lián)電阻值。失真還與輸入信號幅度有關(guān);對于同一失真水平，較低的幅度可以支持較高的電阻值。計算上例中的  REXT ：τ = 51.16 ns，假設(shè) CEXT 為2.7 nF，得到電阻值為18.9 Ω。這些值接近ADI數(shù)據(jù)手冊應(yīng)用部分給出的常見值。

此處計算的標稱RC值是有用的指南，但不是最終解決方案。選擇 REXT 與 CEXT  之間的適當平衡點，需要了解輸入頻率范圍、放大器可以驅(qū)動多大的電容以及可接受的失真水平。為了優(yōu)化RC值，必須利用實際的硬件進行試驗，從而實現(xiàn)最佳性能。

選擇合適的放大器

在上一部分中，我們根據(jù)輸入信號和ADC吞吐速率，計算了適合ADC輸入的RC帶寬。接下來必須利用此信息選擇合適的ADC驅(qū)動放大器。需要考慮如下方面：

· 放大器大小信號帶寬

· 建立時間

· 放大器噪聲特性以及對系統(tǒng)噪聲的影響

· 失真

· 失真對于電源軌的裕量要求

該數(shù)據(jù)手冊通常會給出放大器的 小信號帶寬 。但是，根據(jù)輸入信號的類型，大信號帶寬 可能更重要，尤其是高輸入頻率(>100  kHz)或多路復(fù)用應(yīng)用(因為電壓擺幅較大)，而且輸入信號的正向建立更加關(guān)鍵。例如，ADA4841-1 的小信號帶寬為80 MHz(20 mV  p-p信號)，但大信號帶寬僅3 MHz(2 V p-p信號)。上例采用AD7980，計算的RC帶寬為3.11  MHz。對于較低的輸入頻率，ADA4841-1是很好的選擇，因為其80  MHz小信號帶寬對于反向建立而言綽綽有余，但在多路復(fù)用應(yīng)用中則有困難，因為對于大信號擺幅，此時的RC帶寬要求提高到3.93  MHz。這種情況下，更合適的放大器是ADA4897-1，它具有30  MHz的大信號帶寬。一般而言，放大器的小/大信號帶寬至少應(yīng)比RC帶寬大兩三倍，具體取決于是以反向建立還是正向建立為主。如果要求放大器級提供電壓增益(這會降低可用帶寬)，更適用這條原則，甚至可能需要帶寬更寬的放大器。

看待正向建立要求的另一種方式是查看放大器的建立時間特性，它通常是指建立到額定階躍大小某一百分比所需的時間。對于16位到18位性能，通常要求建立到0.001%，但大多數(shù)放大器僅指定不同階躍大小的0.1%或0.01%建立時間。因此，為了確定建立特性是否支持ADC吞吐速率，需要對這些數(shù)值進行折中。ADA4841-1針對8  V階躍給出的0.01%建立時間為1 μs。在驅(qū)動1 MSPS(1  μs周期)AD7980的多路復(fù)用應(yīng)用中，它將無法使?jié)M量程階躍的輸入及時建立，但如果降低吞吐速率，例如500 kSPS可能是可行的。